特許ウォッチ

公開番号2024144777
公報種別公開特許公報(A)
公開日2024-10-11
出願番号2024131901,2022180556
出願日2024-08-08,2018-06-14
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人酒井総合特許事務所
主分類H01L 29/78 20060101AFI20241003BHJP(基本的電気素子)
要約【課題】コンタクト抵抗を減らすことができる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型のドリフト層2と、ドリフト層2の上方に設けられた、第2導電型のベース層6と、ベース層6のおもて面側に選択的に設けられた、第1導電型の第1半導体領域7と、ベース層6のおもて面側に選択的に設けられた、ベース層6よりも不純物濃度の高い第2導電型の第2半導体領域8と、第1半導体領域7および第2半導体領域8と接する第1電極13と、ゲート絶縁膜9とゲート電極10と有し第1方向に延びる第1トレンチ部18と、導電層15を有し導電層15の少なくとも一部が第2半導体領域8と接する第2トレンチ部19と、を備える。第2半導体領域8は、第1方向と直交する第2方向において第2トレンチ部19の両隣に位置する第1領域を接続する第2領域を含む。
【選択図】図1
特許請求の範囲【請求項１】
半導体基体と、
前記半導体基体のおもて面側に並列に複数設けられるＭＯＳゲート構造と、
を備え、
前記ＭＯＳゲート構造は、Ｎ型の半導体領域と、Ｎ
＋
型のソース領域と、深さ方向において前記半導体領域と前記ソース領域との間に配置されるＰ型のベース領域と、第１方向にストライプ状に延びるゲート電極と、ゲート絶縁膜と、を含み、
複数の前記ＭＯＳゲート構造のうち、隣り合う第１ＭＯＳゲート構造及び第２ＭＯＳゲート構造の間にショットキーバリアダイオードが形成される第１ユニットと、
隣り合う前記第１ＭＯＳゲート構造及び前記第２ＭＯＳゲート構造の間に前記ソース領域またはＰ
＋
型のコンタクト領域である延在部を有し、前記延在部が前記第１方向において前記ショットキーバリアダイオードに挟まれた領域を前記第１方向と直交する第２方向に延びる第２ユニットと、
を有することを特徴とする半導体装置。
続きを表示（約 770 文字）【請求項２】
前記延在部は、前記第１ＭＯＳゲート構造の前記ソース領域と、前記第２ＭＯＳゲート構造の前記ソース領域とを接続していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基体のおもて面側に設けられる層間絶縁膜と、
前記層間絶縁膜に設けられたコンタクトホールを介して、前記第１ユニット及び前記第２ユニットに接触した導電性電極と、
を備えることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記延在部は、前記導電性電極と接触していることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記導電性電極は、Ｔｉを含んだバリアメタルを有することを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記導電性電極は、Ｔｉ、Ｗ（タングステン）、Ｎｉ、Ｍｏ（モリブデン）のいずれかを含み、前記第１ユニットに接触するショットキー電極を有することを特徴とする請求項３から５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１ユニットは、前記第１方向に断続的に設けられていることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
隣り合う前記第１ＭＯＳゲート構造及び前記第２ＭＯＳゲート構造の間に、前記導電性電極が埋め込まれたコンタクトトレンチを備え、
前記コンタクトトレンチは、前記第１方向に断続的に設けられていることを特徴とする請求項３から７のいずれか１項に記載の半導体装置。
【請求項９】
当該半導体装置は、トレンチ型ＳｉＣ－ＭＯＳＦＥＴであることを特徴とする請求項１から８のいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この発明は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造を有する縦型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が作製（製造）されている。縦型ＭＯＳＦＥＴでは、チャネルが基板表面に対して平行に形成されるプレーナ構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
【０００３】
トレンチゲート構造は、炭化珪素からなる半導体基体（以下、炭化珪素基体とする）に形成したトレンチ内にＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）を埋め込んで、トレンチ側壁に沿った部分をチャネル（反転層）として利用した３次元構造である。このため、同じオン抵抗（Ｒｏｎ）の素子同士で比べた場合、トレンチゲート構造は、炭化珪素基体上に平板状にＭＯＳゲートを設けたプレーナゲート構造よりも素子面積（チップ面積）を圧倒的に小さくすることができ、将来有望なデバイス構造といえる。
【０００４】
トレンチ型ＭＯＳＦＥＴにおいて、隣り合うゲートトレンチ間にショットキーダイオード（ＳＢＤ：ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ）用トレンチを形成し、トレンチ側面にショットキー接合を形成した構造がある。図２０は、従来のトレンチ型炭化珪素半導体装置の構成を示す図２２のＡ－Ａ’断面図である。図２１は、従来のトレンチ型炭化珪素半導体装置の構成を示す図２２のＢ－Ｂ’断面図である。図２２は、従来のトレンチ型炭化珪素半導体装置の構成を示す上面図である。
【０００５】
図２０、図２１に示すように、従来のトレンチ型炭化珪素半導体装置は、ｎ
+
型炭化珪素基板１のおもて面に、トレンチ型のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造と、トレンチ型ＳＢＤを埋め込んだコンタクトトレンチ１９と、を備える。具体的には、ｎ
+
型炭化珪素基板１は、ドレイン層であるｎ
+
型炭化珪素基板１上にｎ
-
型ドリフト層２となるｎ
-
型層をエピタキシャル成長させてなる。ｎ
+
型炭化珪素基板１のおもて面（ｎ
-
型ドリフト層２側の面）側に、ｎ型高濃度領域５、ｐ型ベース層６、ｎ
+
型ソース領域７、ｐ
+
型コンタクト領域８、ゲート絶縁膜９およびゲート電極１０からなるＭＯＳゲート構造が設けられている。
【０００６】
ゲートトレンチ１８、コンタクトトレンチ１９の底部においてゲート絶縁膜９にかかる電界を緩和するため、ｐ
+
型ベース領域３が設けられている。メサ部には、ゲートトレンチ１８と同程度の深さでコンタクトトレンチ１９が設けられている。コンタクトトレンチ１９には、ｎ型高濃度領域５とショットキー接合を形成するショットキー電極が埋め込まれている。
【０００７】
ｎ
+
型ソース領域７は、隣り合うゲートトレンチ１８とコンタクトトレンチ１９との間において、ｐ型ベース層６の内部に選択的に設けられている。図２２に示すように、ｎ
+
型ソース領域７は、ゲートトレンチ１８と接するように設けられ、一部をコンタクトトレンチ１９側に延在し、コンタクトトレンチ１９と接続されている。
【０００８】
ｐ
+
型コンタクト領域８は、ｎ
+
型ソース領域７が設けられていないｐ型ベース層６の表面に設けられている。ｎ
+
型ソース領域７とｐ
+
型コンタクト領域８とは、層間絶縁膜１１を深さ方向に貫通するコンタクトホールに露出されている。コンタクトホールおよびコンタクトトレンチ１９に埋め込まれるようにおもて面電極としてソース電極１３が設けられ、ｐ
+
型コンタクト領域８およびｎ
+
型ソース領域７に接する。ｎ
+
型炭化珪素基板１の裏面（ｎ
-
型ドリフト層２と反対の面）には、裏面電極としてドレイン電極１４が設けられている。
【０００９】
このような構造のトレンチ型ＭＯＳＦＥＴの内蔵ＳＢＤでは、ＭＯＳＦＥＴとドリフト領域を共用できるため外付けＳＢＤとＭＯＳＦＥＴとを合わせたチップ面積より小さくできる。また、外付けＳＢＤの場合は、ＳＢＤのＶＦ（順電圧）がＭＯＳＦＥＴのｐ型ベース層６とｎ
-
型ドリフト層２とで形成されるボディダイオードのビルトイン電圧以上になると、ボディダイオードがオンになり、ボディダイオードのバイポーラ動作により経時的に特性が変化（経年劣化）し、信頼性が低減する。
【００１０】
一方、内蔵ＳＢＤでは、外付けＳＢＤのカソードに相当するＭＯＳＦＥＴのドレインの電圧がボディダイオードのビルトイン電圧以上になってもボディダイオードを構成するｐｎ接合付近の電位差は、ドリフト領域で電圧を保持するため低くなっており、ボディダイオードに電流が流れ難い。このため大電流までボディダイオードに電流が流れず、バイポーラ動作による劣化を起こしにくい。
（【００１１】以降は省略されています）

関連特許