特許ウォッチ

公開番号2024135926
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023046836
出願日2023-03-23
発明の名称半導体記憶装置及びメモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 29/42 20060101AFI20240927BHJP(情報記憶)
要約【課題】書き込み動作及び読み出し動作の時間を短縮させることができる半導体記憶装置及びメモリシステムを提供する。
【解決手段】実施形態の半導体記憶装置は、データを記憶可能なメモリセルアレイ11と、メモリセルアレイ11への書き込み動作を制御する制御回路とを備える。書き込み動作において、制御回路は、第1データ及びパリティビットPCを含む第2データを受信し、第1データに対するパリティビットPMを生成し、パリティビットPCとパリティビットPMとが一致するか否かを検査し、第1データをメモリセルアレイ11に書き込むように構成される。
【選択図】図13
特許請求の範囲【請求項１】
データを記憶可能なメモリセルアレイと、
前記メモリセルアレイへの書き込み動作を制御する制御回路と、
を具備し、
前記書き込み動作において、前記制御回路は、
第１データ及び第１パリティビットを受信し、
前記第１データに対する第２パリティビットを生成し、
前記第１パリティビットと前記第２パリティビットとが一致するか否かを検査し、
前記第１データを前記メモリセルアレイに書き込むように構成された半導体記憶装置。
続きを表示（約 1,400 文字）【請求項２】
前記制御回路は、前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査と、前記第１データの前記メモリセルアレイへの書き込み動作のための電圧生成回路の起動とを並行して実行する請求項１に記載の半導体記憶装置。
【請求項３】
前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査において、前記第１パリティビットと前記第２パリティビットとが一致しない場合、
前記制御回路は、一致しないことを示す情報を設定する請求項１に記載の半導体記憶装置。
【請求項４】
前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査において、前記第１パリティビットと前記第２パリティビットとが一致しない場合、
前記制御回路は、前記第１データ及び前記第１パリティビットを再度受信する請求項１に記載の半導体記憶装置。
【請求項５】
前記第２パリティビットを生成すると共に、前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査を行うパリティ検査回路をさらに具備する請求項１に記載の半導体記憶装置。
【請求項６】
前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査において、前記第１パリティビットと前記第２パリティビットとが一致した場合に、
前記制御回路は、前記第１データの前記メモリセルアレイへの書き込み動作を実行する請求項１に記載の半導体記憶装置。
【請求項７】
前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査が終了した後、前記制御回路は、前記第１パリティビット及び前記第２パリティビットを消去する請求項１に記載の半導体記憶装置。
【請求項８】
データを記憶可能なメモリセルアレイと、
前記メモリセルアレイへの書き込み動作を制御する制御回路と、
を含む半導体記憶装置と、
前記半導体記憶装置を制御するコントローラと、
を具備し、
前記書き込み動作において、前記コントローラは、
第１データに対する第１パリティビットを生成し、
前記第１データ及び第１パリティビットと、前記書き込み動作を命ずるコマンドを前記半導体記憶装置に送信し、
前記制御回路は、
前記第１データに対する第２パリティビットを生成し、
前記第１パリティビットと前記第２パリティビットとが一致するか否かを検査し、
前記第１データを前記メモリセルアレイに書き込むように構成されたメモリシステム。
【請求項９】
前記制御回路は、前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査と、前記第１データの前記メモリセルアレイへの書き込み動作のための電圧生成回路の起動とを並行して実行する請求項８に記載のメモリシステム。
【請求項１０】
前記第１パリティビットと前記第２パリティビットとが一致するか否かの検査において、前記第１パリティビットと前記第２パリティビットとが一致しない場合、
前記制御回路は、一致しないことを示す第１情報を設定し、
前記コントローラは、前記第１情報を受信すると、
前記第１データ及び前記第１パリティビットを、前記半導体記憶装置に送信する請求項８に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置及びメモリシステムに関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体記憶装置として、例えば、メモリセルが二次元あるいは三次元に配列されたＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリと、ＮＡＮＤ型フラッシュメモリを制御するメモリコントローラとにより、メモリシステムが構成される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－２１２２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
書き込み動作及び読み出し動作の時間を短縮させることができる半導体記憶装置及びメモリシステムを提供する。
【課題を解決するための手段】
【０００５】
実施形態の半導体記憶装置は、データを記憶可能なメモリセルアレイと、前記メモリセルアレイへの書き込み動作を制御する制御回路とを備える。前記書き込み動作において、前記制御回路は、第１データ及び第１パリティビットを含む第２データを受信し、前記第１データに対する第２パリティビットを生成し、前記第１パリティビットと前記第２パリティビットとが一致するか否かを検査し、前記第１データを前記メモリセルアレイに書き込むように構成される。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステムの構成を示すブロック図である。
第１実施形態に係る半導体記憶装置の構成を示すブロック図である。
第１実施形態に係るメモリセルアレイ内のブロックの回路図である。
第１実施形態に係るメモリセルアレイの平面レイアウトの一部を示す図である。
第１実施形態に係るメモリセルアレイの断面図である。
第１実施形態に係るメモリセルアレイ内のメモリピラーの断面図である。
第１実施形態に係るメモリセルトランジスタの閾値電圧分布とデータの関係を示す図である。
第１実施形態に係る伝送データ、書き込みデータ及び読み出しデータのデータ構造を示す図である。
第１実施形態に係る半導体記憶装置の構成の変形例を示すブロック図である。
第１実施形態に係るメモリシステムにおけるデータの流れの第１例を示す図である。
第１実施形態に係るメモリシステムにおけるデータの流れの第２例を示す図である。
第１実施形態に係るメモリシステムにおけるデータの流れの第３例を示す図である。
第１実施形態に係るメモリシステムにおける書き込み動作を示すフローチャートである。
第１実施形態に係るメモリシステムにおける書き込み動作を示すタイミングチャートである。
第１実施形態に係るメモリシステムにおける書き込み動作を示すタイミングチャートである。
第１実施形態に係るメモリシステムにおける書き込み動作を示すタイミングチャートである。
第１実施形態に係るメモリシステムにおける読み出し動作を示すフローチャートである。
第１実施形態に係るメモリシステムにおける読み出し動作を示すタイミングチャートである。
第１実施形態に係るメモリシステムにおける読み出し動作を示すタイミングチャートである。
第１実施形態に係るメモリシステムにおける読み出し動作を示すタイミングチャートである。
第１実施形態に係るソフトビットリードの動作を説明するための図である。
第２実施形態に係るメモリシステムにおける書き込み動作を示すフローチャートである。
第２実施形態に係るメモリシステムにおける書き込み動作を示すタイミングチャートである。
第２実施形態に係るメモリシステムにおける書き込み動作を示すタイミングチャートである。
【発明を実施するための形態】
【０００７】
以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、以下に示す実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、及び配置等を下記のものに特定するものではない。
【０００８】
機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。機能ブロックが以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
【０００９】
以下に、実施形態の半導体記憶装置及びメモリコントローラを備えるメモリシステムについて説明する。半導体記憶装置として、メモリセルトランジスタが半導体基板の上方に三次元に積層された三次元積層型ＮＡＮＤ型フラッシュメモリを例に挙げる。
【００１０】
第１実施形態のメモリシステムについて説明する。書き込み動作においては、メモリコントローラから半導体記憶装置にデータが送信され、そのデータが半導体記憶装置のメモリセルアレイに書き込まれる。また、読み出し動作においては、メモリセルアレイに書き込まれたデータが半導体記憶装置によって読み出され、読み出されたデータが半導体記憶装置からメモリコントローラに送信される。
（【００１１】以降は省略されています）

関連特許