特許ウォッチ

公開番号2024074058
公報種別公開特許公報(A)
公開日2024-05-30
出願番号2022185120
出願日2022-11-18
発明の名称A/Dコンバータ、アナログ/デジタル変換方法
出願人国立大学法人東京大学
代理人個人
主分類H03M 1/08 20060101AFI20240523BHJP(基本電子回路)
要約【課題】高精度なA/Dコンバータを提供する。
【解決手段】SR-ADC100は、アナログの入力信号V_inをデジタル値D_outに変換する。サンプルホールド回路110は、入力信号V_inをサンプリングする。ノイズ重畳回路120は、サンプリングされた入力信号V_shに、強度が可変である擬似ノイズNを重畳可能であり、1回の変換動作において、擬似ノイズの強度をN_comp回(N_comp≧2)、更新する。電圧コンパレータ130は、擬似ノイズが重畳された入力信号V_inをしきい値電圧V_thと比較する。カウンタ140は、擬似ノイズの強度が更新されるたびに、電圧コンパレータ130の出力COMPを監視し、電圧コンパレータ130の出力COMPが所定レベルをとると、カウント値countを変化させる。擬似ノイズの強度をN_comp回、更新した後のカウンタ140のカウント値が、デジタル値D_outとして出力される。
【選択図】図1
特許請求の範囲【請求項１】
アナログの入力信号をデジタル値に変換するＡ／Ｄコンバータであって、
前記入力信号をサンプリングするサンプルホールド回路と、
前記サンプルホールド回路によってサンプリングされた前記入力信号に、強度が可変である擬似ノイズを重畳可能であり、１回の変換動作において、前記擬似ノイズの前記強度をＮ
ｃｏｍｐ
回（Ｎ
ｃｏｍｐ
≧２）、更新するノイズ重畳回路と、
前記擬似ノイズが重畳された前記入力信号をしきい値電圧と比較する電圧コンパレータと、
前記擬似ノイズの前記強度が更新されるたびに、前記電圧コンパレータの出力を監視し、前記電圧コンパレータの出力が所定レベルをとると、カウント値を変化させるカウンタと、
を備え、前記擬似ノイズの前記強度をＮ
ｃｏｍｐ
回、更新した後の前記カウンタの前記カウント値を、前記デジタル値として出力することを特徴とするＡ／Ｄコンバータ。
続きを表示（約 460 文字）【請求項２】
前記ノイズ重畳回路は、容量Ｄ／Ａコンバータであることを特徴とする請求項１に記載のＡ／Ｄコンバータ。
【請求項３】
前記容量Ｄ／Ａコンバータの容量アレイに境界を設け、前記境界より上位ビット側のスイッチの状態を固定し、前記境界より下位ビット側のスイッチをランダムにスイッチングすることを特徴とする請求項２に記載のＡ／Ｄコンバータ。
【請求項４】
アナログの入力信号をデジタル値に変換する方法であって、
入力信号をサンプリングするステップと、
（i）サンプリングされた前記入力信号に、強度が可変である擬似ノイズを重畳し、前記擬似ノイズが重畳された前記入力信号をしきい値電圧と比較し、所定の比較結果が得られたときにカウント値を変化させる処理を、前記強度を更新しながらＮ
ｃｏｍｐ
回（Ｎ
ｃｏｍｐ
≧２）、繰り返すステップと、
前記カウント値を前記デジタル値として出力するステップと、
を備えることを特徴とする方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、Ａ／Ｄコンバータ（アナログ－デジタル変換器）に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
さまざまな用途において、高い変換精度と低消費電力を実現できる逐次比較型（ＳＡＲ：Successive Approximation Register）のＡ／Ｄコンバータ（Ａ／Ｄコンバータ）が広く利用されている。ＳＡＲ－ＡＤＣは、二分探索法によって、ＭＳＢ（最上位ビット）からＬＳＢ（最下位ビット）に向かって値を確定させていく。
【先行技術文献】
【非特許文献】
【０００３】
I. A. Bangsa, D. P. N. Mul and W. A. Serdijn, “Stochastic Resonance Mixed-Signal Processing : Analog-to-Digital Conversion and Signal Processing Employing Noise,” in Proc. IEEE Int. Symp. Circuits Syst., pp. 1-5, 2018.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳＡＲ－ＡＤＣの変換精度は、電圧コンパレータが発生するノイズによって制約を受ける。電圧コンパレータのノイズの影響を低減するためには、電圧コンパレータの消費電力を上げる必要があった。電圧コンパレータのノイズと同程度の微弱な信号を処理するためには、電圧コンパレータの消費電力をさらに増やす必要がある。
【０００５】
本開示は係る状況においてなされたものであり、その例示的な目的のひとつは、高精度なＡ／Ｄコンバータの提供にある。
【課題を解決するための手段】
【０００６】
本開示のある態様は、アナログの入力信号をデジタル値に変換するＡ／Ｄコンバータに関する。Ａ／Ｄコンバータは、入力信号をサンプリングするサンプルホールド回路と、サンプルホールド回路によってサンプリングされた入力信号に、強度が可変である擬似ノイズを重畳可能であり、１回の変換動作において、擬似ノイズの強度をＮ
ｃｏｍｐ
回（Ｎ≧２）、更新するノイズ重畳回路と、擬似ノイズが重畳された入力信号をしきい値電圧と比較する電圧コンパレータと、擬似ノイズの強度が更新されるたびに、電圧コンパレータの出力を監視し、電圧コンパレータの出力が所定レベルをとると、カウント値を変化させるカウンタと、を備える。Ａ／Ｄコンバータは、擬似ノイズの強度をＮ
ｃｏｍｐ
回、更新した後のカウンタのカウント値を、デジタル値として出力する。
【発明の効果】
【０００７】
本開示のある態様によれば、Ａ／Ｄコンバータの精度を改善できる。
【図面の簡単な説明】
【０００８】
実施形態に係るＡ／Ｄコンバータのブロック図である。
図１のＡ／Ｄコンバータの動作を説明するタイムチャートである。
Ａ／Ｄコンバータの複数の変換サイクルの動作を説明する図である。
一実施例に係るＡ／Ｄコンバータの回路図である。
ノイズの確率密度関数(Probability Density Function; PDF)を示す図である。
入力信号とノイズの関係を示す図である。
Ａ／Ｄコンバータにおいて想定されるノイズのＰＤＦを示す図である。
Ａ／Ｄコンバータの性能のシミュレーション結果を示す図である。
実施例に係るＡ／Ｄコンバータと、従来のＳＡＲ－ＡＤＣの、ＳＮＤＲのシミュレーション結果を示す図である。
周波数ｆ
ｃｏｍｐ
を変化させたときのＳＮＤＲを示す図である。
入力信号の振幅Ａの変化させたときのＳＮＤＲを示す図である。
σ
ｃｏｍｐ
／Ａ＝０．０１，０．１，１のときの、容量ＤＡＣから加わるノイズとコンパレータノイズを合わせたノイズのＰＤＦとＰ（ｘ）を示す図である。
Ｎ
ｎｏｉｓｅ
＝６のときのノイズのＰＤＦおよびそれに対応するＰ（ｘ）を示す図である。
ノイズ強度が大きいときのＳＮＤＲを示す図である。
ノイズ強度が大きいときのＳＲ－ＡＤＣおよびＳＡＲ－ＡＤＣそれぞれのＳＮＤＲを示す図である。
【発明を実施するための形態】
【０００９】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
本開示の一実施形態では、ノイズが信号の検出精度向上に寄与する確率共鳴（Stochastic Resonance; SR）現象を、Ａ／Ｄコンバータに利用することで、入力信号が電圧コンパレータのノイズよりさらに小さい場合に、従来の逐次比較型を上回る精度を達成する。
（【００１１】以降は省略されています）

関連特許