特許ウォッチ

公開番号2024057842
公報種別公開特許公報(A)
公開日2024-04-25
出願番号2022164788
出願日2022-10-13
発明の名称トレーニング方法,演算処理装置及びトレーニングプログラム
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 12/00 20060101AFI20240418BHJP(計算;計数)
要約【課題】精度良くDFE回路のタップ値を短時間で設定する。
【解決手段】Decision Feedback Equalizer(DFE)回路を使用するDouble Data Rate(DDR)伝送において、トレーニングパターンと、Dynamic Random Access Memory(DRAM)の電圧参照値と、DFE回路のタップ値との制御結果に基づき、DDR伝送の伝送路で発生するシンボル間干渉値を測定し、測定したシンボル間干渉値に基づき、DFE回路に設定する設定タップ値を算出する。
【選択図】図4
特許請求の範囲【請求項１】
Decision Feedback Equalizer（ＤＦＥ）回路を使用するDouble Data Rate（ＤＤＲ）伝送において、
トレーニングパターンと、Dynamic Random Access Memory（ＤＲＡＭ）の電圧参照値と、前記ＤＦＥ回路のタップ値との制御結果に基づき、前記ＤＤＲ伝送の伝送路で発生するシンボル間干渉値を測定し、
測定した前記シンボル間干渉値に基づき、前記ＤＦＥ回路に設定する設定タップ値を算出する、
処理をコンピュータが実行する、トレーニング方法。
続きを表示（約 1,500 文字）【請求項２】
前記シンボル間干渉値を測定する処理において、
第１のトレーニングパターンを使用して、前記第１のトレーニングパターンに含まれる所定のビットの判定値が１から０に切り替わる前記電圧参照値を探索し、
前記第１のトレーニングパターンとは異なる第２のトレーニングパターンを使用して、前記第２のトレーニングパターンに含まれる前記所定のビットの判定値が０から１又は１から０に切り替わる前記タップ値を前記シンボル間干渉値として探索し、
前記設定タップ値を算出する処理において、
探索した前記シンボル間干渉値の半分の値を、前記設定タップ値として算出する、
処理を前記コンピュータが実行する、請求項１に記載のトレーニング方法。
【請求項３】
前記シンボル間干渉値を測定する処理は、複数の前記タップ値毎に実行され、
前記第１のトレーニングパターンは、前記複数のタップ値間で異なり、
前記第２のトレーニングパターンは、前記複数のタップ値間で共通である、
請求項２に記載のトレーニング方法。
【請求項４】
前記第１のトレーニングパターンを使用した際に前記電圧参照値を探索できない場合には、前記複数のタップ値のうち探索対象のタップ値以外のタップ値を用いて探索を行い、
前記第２のトレーニングパターンを使用した際に前記シンボル間干渉値を探索できない場合には、前記探索対象のタップ値以外のタップ値を用いて探索を行う、
処理を前記コンピュータが実行する、請求項３に記載のトレーニング方法。
【請求項５】
前記第１のトレーニングパターンを反転させた第３のトレーニングパターンを使用して、前記電圧参照値を探索し、
前記第２のトレーニングパターンを反転させた第４のトレーニングパターンを使用して、前記シンボル間干渉値を探索する、
処理を前記コンピュータが実行する、請求項２～４のいずれか一項に記載のトレーニング方法。
【請求項６】
前記第２のトレーニングパターンを使用して探索した前記シンボル間干渉値と、前記第４のトレーニングパターンを使用して探索した前記シンボル間干渉値との平均値の半分の値を、前記設定タップ値として算出する、
処理を前記コンピュータが実行する、請求項５に記載のトレーニング方法。
【請求項７】
Decision Feedback Equalizer（ＤＦＥ）回路を使用するDouble Data Rate（ＤＤＲ）伝送を実行する演算処理装置であって、
トレーニングパターンと、Dynamic Random Access Memory（ＤＲＡＭ）の電圧参照値と、前記ＤＦＥ回路のタップ値との制御結果に基づき、前記ＤＤＲ伝送の伝送路で発生するシンボル間干渉値を測定し、
測定した前記シンボル間干渉値に基づき、前記ＤＦＥ回路に設定する設定タップ値を算出する、
プロセッサを備える、演算処理装置。
【請求項８】
Decision Feedback Equalizer（ＤＦＥ）回路を使用するDouble Data Rate（ＤＤＲ）伝送において、
トレーニングパターンと、Dynamic Random Access Memory（ＤＲＡＭ）の電圧参照値と、前記ＤＦＥ回路のタップ値との制御結果に基づき、前記ＤＤＲ伝送の伝送路で発生するシンボル間干渉値を測定し、
測定した前記シンボル間干渉値に基づき、前記ＤＦＥ回路に設定する設定タップ値を算出する、
処理をコンピュータに実行させる、トレーニングプログラム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、トレーニング方法，演算処理装置及びトレーニングプログラムに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
Double Data Rate（ＤＤＲ）伝送においては、伝送速度の向上に伴いReceiver回路にDecision Feedback Equalizer（ＤＦＥ）回路が搭載されることがある。ＤＦＥ回路は伝送路のIntersymbol Interference（ＩＳＩ）を打ち消して伝送マージンを増やすための回路であり、ＤＦＥを適切に動かすためには、ＤＦＥＴＡＰ値を適切に設定する必要がある。ＤＦＥＴＡＰ値の決め方としては、例えばＤＦＥＴＡＰ値をsweepしながら、テストパターンを流しEye marginを測定することで最適なＤＦＥＴＡＰ値を求めることができる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１１９５５１号公報
特開２０１７－０６０１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような方法の場合、ＤＦＥＴＡＰ値をsweepする毎に長大なデータパターンを流す必要があるため、最適なＤＦＥＴＡＰ値を求めるのに非常に長い時間がかかるおそれがある。
【０００５】
１つの側面では、精度良くＤＦＥ回路のタップ値を短時間で設定することを目的とする。
【課題を解決するための手段】
【０００６】
１つの側面では、Decision Feedback Equalizer（ＤＦＥ）回路を使用するDouble Data Rate（ＤＤＲ）伝送において、トレーニングパターンと、Dynamic Random Access Memory（ＤＲＡＭ）の電圧参照値と、前記ＤＦＥ回路のタップ値との制御結果に基づき、前記ＤＤＲ伝送の伝送路で発生するシンボル間干渉値を測定し、測定した前記シンボル間干渉値に基づき、前記ＤＦＥ回路に設定する設定タップ値を算出する。
【発明の効果】
【０００７】
１つの側面では、精度良くＤＦＥ回路のタップ値を短時間で設定することができる。
【図面の簡単な説明】
【０００８】
実施形態における演算処理装置のハードウェア構成例を模式的に示すブロック図である。
実施形態におけるトレーニングパターンを例示するテーブルである。
実施形態におけるＤＦＥＴＡＰ値のトレーニング処理を説明するフローチャートである。
図３に示したＴＡＰ決め処理の詳細を説明するフローチャートである。
実施形態におけるトレーニング時のDynamic Random Access Memory（ＤＲＡＭ）入力端子での波形を例示するグラフである。
変形例におけるトレーニングパターンを例示するテーブルである。
変形例におけるトレーニングＴＡＰと使用パターンとの対応を例示するテーブルである。
変形例における図３に示したＴＡＰ決め処理の詳細を説明するフローチャートである。
変形例におけるトレーニング時のＤＲＡＭ入力端子での波形を例示するグラフである。
変形例におけるＤＦＥＴＡＰ値のトレーニング処理を説明するフローチャートである。
図１０に示したTAP1決め処理の詳細を説明するフローチャートである。
図１０に示したTAP1決め処理の詳細を説明するフローチャートである。
図１２に示したTAP2の増加処理の詳細を説明するフローチャートである。
図１０に示したTAP2決め処理の詳細を説明するフローチャートである。
図１０に示したTAP2決め処理の詳細を説明するフローチャートである。
図１５に示したTAP1の増加処理の詳細を説明するフローチャートである。
【発明を実施するための形態】
【０００９】
〔Ａ〕実施形態
以下、図面を参照して一実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。以下、各図において同一の符号は同様の機能を有するため、その説明を省略する場合がある。
【００１０】
図１は、実施形態における演算処理装置１のハードウェア構成例を模式的に示すブロック図である。
（【００１１】以降は省略されています）

関連特許