特許ウォッチ

公開番号2025137429
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2025021727
出願日2025-02-13
発明の名称ソケットアセンブリ
出願人シンアールテクノロジーズ (チェジアン) リミテッド
代理人個人,個人,個人,個人,個人
主分類G01R 1/067 20060101AFI20250911BHJP(測定;試験)
要約【課題】ソケットアセンブリを提供すること。
【解決手段】ソケットアセンブリは、本体と、複数の遮蔽部品と、複数の格納可能なプローブとを含む。この本体は、複数の貫通孔及び複数の凹部を有する。この複数の貫通孔は、上記格納可能なプローブを収容する。任意の隣接する2つの貫通孔の間に少なくとも1つの凹部が形成される。上記複数の遮蔽部品は、上記凹部に挿入されている。
【選択図】図2A
特許請求の範囲【請求項１】
チップ試験ソケットとともに使用されるソケットアセンブリであって、前記ソケットアセンブリは、本体と、複数の第１遮蔽部品と、複数の第２遮蔽部品と、複数のポゴピンとを含み、
前記本体は、
上面と、
前記上面に対向する下面と、
第１方向に位置合わせされた複数の第１貫通孔を各々が含む複数の第１貫通孔アレイと、
第２方向に位置合わせされた複数の第２貫通孔を各々が含む複数の第２貫通孔アレイと、
各々が前記第１方向に延在する複数の第１溝であって、任意の隣接する２つの第１貫通孔アレイはそれらの間に配置される前記第１溝の１つを有する複数の第１溝と、
各々が前記第２方向に延在する複数の第２溝であって、任意の隣接する２つの第２貫通孔アレイはそれらの間に配置される前記第２溝の１つを有する複数の第２溝と
を有し、
複数の前記第１遮蔽部品の各々は第１面を有し、前記上面から前記第１溝に挿入されており、
前記複数の第２遮蔽部品の各々は第２面を有し、前記上面から前記第２溝に挿入されており、
前記複数のポゴピンは前記第１貫通孔及び前記第２貫通孔に配置され、
第１距離が、前記第１遮蔽部品の前記第１面の各々と前記下面との間に画定され、
第２距離が、前記第２遮蔽部品の前記第２面の各々と前記下面との間に画定される、ソケットアセンブリ。
続きを表示（約 910 文字）【請求項２】
複数の前記第１面は同一平面上にあり、複数の前記第２面は同一平面上にある、請求項１に記載のソケットアセンブリ。
【請求項３】
前記第１面及び前記第２面は同一平面上にある、請求項２に記載のソケットアセンブリ。
【請求項４】
前記第１距離は前記第２距離に等しい、請求項１に記載のソケットアセンブリ。
【請求項５】
前記第１方向は前記第２方向に垂直であり、前記第１溝及び前記第２溝は互い違いに配置されており、前記第１遮蔽部品及び前記第２遮蔽部品は互い違いに配置されている、請求項１に記載のソケットアセンブリ。
【請求項６】
前記第１遮蔽部品の各々は複数の第１接合部を有し、前記第１接合部は前記第２遮蔽部品を受け入れる、請求項５に記載のソケットアセンブリ。
【請求項７】
前記第２遮蔽部品の各々は複数の第２接合部を有し、前記第２接合部は前記第１遮蔽部品を受け入れる、請求項６に記載のソケットアセンブリ。
【請求項８】
前記第１溝の各々は前記本体の前記上面に第１開口部を有し、前記本体の前記下面に複数の第２開口部を有し、前記第２開口部の各々の寸法は前記第１開口部の寸法よりも小さく、
前記第２溝の各々は前記本体の前記上面に第３開口部を有し、前記本体の前記下面に複数の第４開口部を有し、前記第４開口部の各々の寸法は前記第３開口部の寸法よりも小さい、請求項１に記載のソケットアセンブリ。
【請求項９】
前記第１遮蔽部品の少なくとも１つは複数の第１突出部を有し、前記第１突出部は、それぞれ前記第１溝の前記第２開口部に貫通して配置され、前記第１突出部は前記下面から突出する、請求項８に記載のソケットアセンブリ。
【請求項１０】
前記第２遮蔽部品の少なくとも１つは複数の第２突出部を有し、前記第２突出部は、それぞれ前記第２溝の前記第４開口部に貫通して配置され、前記第２突出部は前記下面から突出する、請求項９に記載のソケットアセンブリ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、ソケットアセンブリに関し、より詳細には、遮蔽機能を有し、チップ試験ソケットとともに使用するように適合されたソケットアセンブリに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
チップのパッケージングが完了すると、パッケージ化されたチップは、不満足なパッケージ化されたチップを選別するために試験を受けなければならない。一般に、パッケージ化されたチップは、試験プローブを備えたソケットで試験を受け、試験プローブは、通常、ポゴピン（ｐｏｇｏｐｉｎ）として一般に知られる弾性プローブである。試験を行うために、各ポゴピンの一端はソケット上の回路基板に接触し、ポゴピンの他端はパッケージ化されたチップのピンに接触している。
【０００３】
ソケットは、ポゴピンを受け入れるための貫通孔を有する。しかしながら、貫通孔間の距離が短いため、試験中に隣接するポゴピンに関連付けられた信号が互いに干渉し合い、試験結果の精度を損なう。干渉は、高周波信号試験中は特に深刻である。従って、信号干渉を低減し、これにより試験の安定性及び精度を高めることが不可欠である。
【０００４】
上記「背景技術」の説明は単に背景技術を明らかにする役割を果たすにすぎず、上記「背景技術」の説明が、本開示の主題を開示し、本開示の従来技術を構成し、又は本開示の一部であるということを認めることを意図するものではない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
試験信号の干渉という上述の従来の問題を考慮して、本開示はソケットアセンブリを提供する。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、チップ試験ソケットとともに使用されるソケットアセンブリを提供し、このソケットアセンブリは、本体と、複数の第１遮蔽部品と、複数の第２遮蔽部品と、複数のポゴピンとを含む。この本体は、上面と、上面に対向する下面と、複数の第１貫通孔アレイ（列）と、複数の第２貫通孔アレイと、複数の第１溝と、複数の第２溝とを有する。各第１貫通孔アレイは、第１方向に位置合わせ（整列）された複数の第１貫通孔を含む。各第２貫通孔アレイは、第２方向に位置合わせされた複数の第２貫通孔を含む。各第１溝は、第１方向に延在し、任意の隣接する２つの第１貫通孔アレイの間に配置される。各第２溝は、第２方向に延在し、任意の隣接する２つの第２貫通孔アレイの間に配置される。各第１遮蔽部品は第１面を有し、複数の第１遮蔽部品は複数の第１溝に挿入されて配置される。各第２遮蔽部品は第２面を有し、複数の第２遮蔽部品は複数の第２溝に挿入されて配置される。複数のポゴピンは、複数の第１貫通孔及び複数の第２貫通孔に配置される。第１距離が、各第１遮蔽部品の第１面と下面との間に画定される。第２距離が、各第２遮蔽部品の第２面と下面との間に画定される。
【０００７】
本開示の別の実施形態は、本体と、複数の遮蔽部品と、複数のポゴピンとを含むソケットアセンブリを提供する。複数の貫通孔の少なくとも第１部分は複数の第１貫通孔アレイを形成する。上記複数の貫通孔の少なくとも第２部分は複数の第２貫通孔アレイを形成する。複数の溝の少なくとも第１部分は、任意の隣接する２つの第１貫通孔アレイの間に配置される。上記複数の溝の少なくとも第２部分は、任意の隣接する２つの第２貫通孔アレイの間に配置される。上記複数の遮蔽部品は、複数の溝に挿入されて配置される。上記複数のポゴピンは上記複数の貫通孔内に配置される。
【０００８】
従って、本開示のソケットアセンブリは、試験中にポゴピン間の信号干渉を遮断するための遮蔽部品を含み、信号干渉を効果的に遮断し、これにより試験の安定性及び精度を高める。
【０００９】
本開示の技術的特徴及び利点は、以下の本開示の詳細な説明を理解可能にするために、上記で全般的かつ広範に説明されている。本開示の特許請求の範囲の主題の他の技術的特徴及び利点は以下で説明される。当業者は、以下に提示される概念及び具体的な実施形態が、任意の他の構造又は製造プロセスを修正又は設計し、これにより、本開示と同じ目的を達成するために容易に使用されることが可能であるということを理解している。当業者は、上述の等価な構成が、本開示の添付の特許請求の範囲において規定される趣旨及び範囲から逸脱することができないことも理解する。
【図面の簡単な説明】
【００１０】
当業者は、本開示の実施形態、請求項、及び図面を参照することによって、本開示の洞察を得ることができる。図面では、同様の構成要素には同様の参照番号が付されている。
（【００１１】以降は省略されています）

関連特許