特許ウォッチ

公開番号2025134359
公報種別公開特許公報(A)
公開日2025-09-17
出願番号2024032211
出願日2024-03-04
発明の名称半導体装置及び製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人
主分類H10D 30/66 20250101AFI20250909BHJP()
要約【課題】電流制御を最適化して電気特性を向上することができる半導体装置を提供することである。
【解決手段】実施形態の半導体装置は、半導体基板と、前記半導体基板の上に設けられた層間絶縁膜と、前記層間絶縁膜の上に設けられた第1電極と、前記半導体基板の下に設けられた第2電極と、前記半導体基板の厚さの方向である第1方向において前記層間絶縁膜から前記半導体基板に達し、前記第1方向に交差する第2方向に複数設けられ、前記第1方向及び前記第2方向に交差する第3方向に延在するゲート領域と、前記第2方向で前記ゲート領域の間に、前記第3方向にそれぞれ離間して複数設けられ、前記第1電極と前記半導体基板を電気的に接続するプラグと、を有する。
【選択図】図1B
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板の上に設けられた層間絶縁膜と、
前記層間絶縁膜の上に設けられた第１電極と、
前記半導体基板の下に設けられた第２電極と、
前記半導体基板の厚さの方向である第１方向において前記層間絶縁膜から前記半導体基板に達し、前記第１方向に交差する第２方向に複数設けられ、前記第１方向及び前記第２方向に交差する第３方向に延在するゲート領域と、
前記第２方向において前記ゲート領域の間に位置し、前記第３方向にそれぞれ離間して複数設けられ、前記第１電極と前記半導体基板を電気的に接続するプラグと、
を有する半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記プラグの、前記第２方向と前記第３方向を含む平面における形状は、長方形である、
請求項１に記載の半導体装置。
【請求項３】
前記プラグの形状である長方形の長辺は、前記第２方向に沿って伸びる、
請求項２に記載の半導体装置。
【請求項４】
前記半導体基板は、
第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に選択的に設けられた第１導電形の第３半導体領域と、
前記第２電極と前記第１半導体領域の間に設けられた第２導電形の第４半導体領域と、
を有し、
前記ゲート領域は、
前記ゲート領域に埋め込まれたゲート電極と、
前記ゲート電極を被覆するゲート絶縁膜と、
を有する、
請求項３に記載の半導体装置。
【請求項５】
前記第３半導体領域は、前記第３方向に複数設けられる前記ゲート領域の間に、前記第２方向に離間して複数設けられる、
請求項４に記載の半導体装置。
【請求項６】
前記第２方向に離間して設けられた前記第３半導体領域の間に、前記第２半導体領域と接する前記プラグが少なくとも一つ設けられた、
請求項５に記載の半導体装置。
【請求項７】
複数設けられる前記プラグのうち、少なくとも一部において、前記第３方向に隣り合う前記プラグが前記第３半導体領域と接する、
請求項６に記載の半導体装置。
【請求項８】
複数設けられる前記プラグのうち、少なくとも一部において、前記第３方向に隣り合う前記プラグが前記第３方向に離間した前記第３半導体領域の間に位置する、
請求項６に記載の半導体装置。
【請求項９】
前記第３半導体領域の一部は前記ゲート領域の間で前記第２方向の一方向に偏在し、また、一部は前記第２方向で反対の方向に偏在し、
前記第３方向に複数設けられた前記プラグは、前記第３半導体領域が前記第２方向で偏在している方向と同じ方向にそれぞれ偏在して配置される、
請求項５に記載の半導体装置。
【請求項１０】
前記プラグの前記第１方向の深さＤと前記プラグの前記第２方向における長さＬ１は、０＜Ｄ／Ｌ１≦２を満たす、
請求項１乃至９のいずれか１項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及び製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
絶縁膜を介して対向する電極と半導体基板とを電気的に接続するためにプラグを形成する構造が知られている。プラグは、エッチング等によって掘削された開口部に、例えばＷ（タングステン）を埋め込むことで形成される。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１９８４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、電流制御を最適化して電気特性を向上することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、半導体基板と、前記半導体基板の上に設けられた層間絶縁膜と、前記層間絶縁膜の上に設けられた第１電極と、前記半導体基板の下に設けられた第２電極と、前記半導体基板の厚さの方向である第１方向において前記層間絶縁膜から前記半導体基板に達し、前記第１方向に交差する第２方向に複数設けられ、前記第１方向及び前記第２方向に交差する第３方向に延在するゲート領域と、前記第２方向で前記ゲート領域の間に、前記第３方向にそれぞれ離間して複数設けられ、前記第１電極と前記半導体基板を電気的に接続するプラグと、を有する。
【０００６】
実施形態の半導体装置の製造方法は、層間絶縁膜を半導体基板の上に形成する工程と、ゲート領域が延在する方向にそれぞれ離間して複数形成され、前記層間絶縁膜を貫通し前記半導体基板に達する開口部を形成する工程と、前記層間絶縁膜の上、及び、前記開口部にタングステン膜を形成する工程と、前記タングステン膜を部分的に除去し、プラグを形成する工程と、前記層間絶縁膜及び前記プラグの上に第１電極を形成する工程と、を備える。
【図面の簡単な説明】
【０００７】
第１実施形態に係る半導体装置を示す平面図である。
図１Ａの領域ａを示す拡大平面図である。
図１ＢのＡ―Ａ′断面を示す断面図である。
図１ＢのＢ－Ｂ′断面を示す拡大断面図である。
図１ＢのＣ―Ｃ′断面を示す拡大断面図である。
図１ＢのＣ―Ｃ′断面を示す拡大断面図の別の例である。
第１実施形態に係る半導体装置の第１変形例を示す拡大平面図である。
第１参考例に係る半導体装置を示す拡大平面図である。
図４のＤ―Ｄ′断面を示す断面図である。
第２参考例に係る半導体装置を示す拡大平面図である。
第２実施形態に係る半導体装置を示す拡大平面図である。
図７のＥ―Ｅ′断面を示す断面図である。
図７のＦ―Ｆ′断面を示す断面図である。
第３実施形態に係る半導体装置を示す拡大平面図である。
図９のＧ―Ｇ′断面を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、層間絶縁膜を設ける工程を示す、図１のＡ―Ａ′断面に対応した断面図である。
第１実施形態に係る半導体装置の製造方法のうち、レジストを設ける工程を示す、図１のＡ―Ａ′断面に対応した断面図である。
第１実施形態に係る半導体装置の製造方法のうち、開口部を設ける工程を示す、図１のＡ―Ａ′断面に対応した断面図である。
第１実施形態に係る半導体装置の製造方法のうち、タングステン膜を形成する工程を示す、図１のＡ―Ａ′断面に対応した断面図である。
第１実施形態に係る半導体装置の製造方法のうち、タングステン膜をエッチバックする工程を示す、図１のＡ―Ａ′断面に対応した断面図である。
第１実施形態に係る半導体装置の製造方法のうち、第１電極を設ける工程を示す、図１のＡ―Ａ′断面に対応した断面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
【０００９】
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【００１０】
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（【００１１】以降は省略されています）

関連特許