特許ウォッチ

公開番号2025129562
公報種別公開特許公報(A)
公開日2025-09-05
出願番号2024026273
出願日2024-02-26
発明の名称情報処理プログラム、情報処理方法、および情報処理装置
出願人富士通株式会社
代理人個人
主分類G06N 10/60 20220101AFI20250829BHJP(計算;計数)
要約【課題】可換ブロック回路を実装可能にすること。
【解決手段】情報処理装置100は、それぞれのブロックにおいて、第1パウリ演算子集合110のうち、回転ゲートごとに異なる第1パウリ演算子を選択する。情報処理装置100は、第2パウリ演算子集合120のうち、ブロックごとに異なる第2パウリ演算子を選択する。情報処理装置100は、それぞれのブロックに含まれるそれぞれの回転ゲートに対して、選択したいずれかの第1パウリ演算子と、選択したいずれかの第2パウリ演算子との積により形成される生成子を決定する。情報処理装置100は、それぞれのブロックに含まれるそれぞれの回転ゲートが、決定した生成子を有するよう、B個のブロックにより形成される可換ブロック回路101を決定する。
【選択図】図1
特許請求の範囲【請求項１】
対象の問題に関する量子ビットにかかる互いに可換かつ独立である複数のパウリ演算子のうち、それぞれ異なる量子ビットにかかる２以上のパウリ演算子の積により形成される、前記問題に関する量子ビットにかかる第１パウリ演算子の集合である第１パウリ演算子集合を取得し、
前記第１パウリ演算子集合のすべての第１パウリ演算子と可換である、前記問題に関する量子ビットにかかる互いに可換または反可換である第２パウリ演算子の集合である第２パウリ演算子集合を取得し、
指定の数分の複数のブロックのそれぞれのブロックに含まれる複数の回転ゲートのそれぞれの回転ゲートが、取得した前記第１パウリ演算子集合のうち、前記回転ゲートごとに異なるいずれかの第１パウリ演算子と、取得した前記第２パウリ演算子集合のうち、前記ブロックごとに選択したいずれかの第２パウリ演算子との積により形成される生成子を有するよう、前記複数のブロックにより形成される可換ブロック回路を決定する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。
続きを表示（約 2,700 文字）【請求項２】
前記第１パウリ演算子集合を取得する処理は、
前記問題に関する量子ビットのうち、所定の数分の１以上の第１量子ビットのそれぞれの第１量子ビットにかかる互いに可換かつ独立である複数のパウリ演算子のうち、それぞれ異なる第１量子ビットにかかる２以上のパウリ演算子の積により形成される、前記問題に関する量子ビットにかかる第１パウリ演算子の集合である前記第１パウリ演算子集合を取得し、
前記第２パウリ演算子集合を取得する処理は、
前記第１パウリ演算子集合のすべての第１パウリ演算子と可換である、前記問題に関する量子ビットのうち、前記所定の数分の１以上の第１量子ビットとは異なる残余の第２量子ビットにかかる互いに可換または反可換である第２パウリ演算子の集合である前記第２パウリ演算子集合を取得する、ことを特徴とする請求項１に記載の情報処理プログラム。
【請求項３】
前記決定する処理は、
前記それぞれのブロックに含まれる前記それぞれの回転ゲートが、前記第２パウリ演算子集合のうち、前記ブロックと順番が同じである第２パウリ演算子と、前記第１パウリ演算子集合のうち、前記回転ゲートと順番が同じである第１パウリ演算子との積により形成される生成子を有するよう、前記可換ブロック回路を決定する、ことを特徴とする請求項２に記載の情報処理プログラム。
【請求項４】
前記複数のブロックのいずれかのブロックに対して、前記問題に関するすべての量子ビットにクリフォード逆変換を実施した場合における、前記１以上の第１量子ビットに作用するＸ演算子の数が奇数であるか否かを判定し、前記１以上の第１量子ビットのうち、Ｘ演算子またはＹ演算子が作用する第３量子ビットと、Ｉ演算子またはＺ演算子が作用する第４量子ビットとを特定し、前記残余の第２量子ビットのうち、Ｘ演算子が作用する第５量子ビットと、Ｙ演算子が作用する第６量子ビットとを特定し、
奇数であると判定した場合には、前記問題に関するすべての量子ビットにかかるクリフォード逆変換ゲートを含み、前記クリフォード逆変換ゲートの後に、前記第３量子ビットのそれぞれにかかる、アダマールゲートと位相シフトゲートとアダマールゲートとの組を含み、前記組の後に、前記第３量子ビットすべてにかかるＣＺゲートを含み、前記ＣＺゲートの後に、前記第３量子ビットのそれぞれにかかるアダマールゲートを含み、前記クリフォード逆変換ゲートの後に、前記第５量子ビットにかかるアダマールゲートと、前記第６量子ビットにかかる、位相シフトゲートとアダマールゲートとの組とを含むよう、基底変換回路を決定する、ことを特徴とする請求項３に記載の情報処理プログラム。
【請求項５】
前記複数のブロックのいずれかのブロックに対して、前記問題に関するすべての量子ビットにクリフォード逆変換を実施した場合における、前記１以上の第１量子ビットに作用するＸ演算子の数が奇数であるか否かを判定し、前記１以上の第１量子ビットのうち、Ｘ演算子またはＹ演算子が作用する第３量子ビットと、Ｉ演算子またはＺ演算子が作用する第４量子ビットとを特定し、前記残余の第２量子ビットのうち、Ｘ演算子が作用する第５量子ビットと、Ｙ演算子が作用する第６量子ビットとを特定し、
偶数であると判定した場合には、前記問題に関するすべての量子ビットにかかるクリフォード逆変換ゲートを含み、前記クリフォード逆変換ゲートの後に、前記第３量子ビットのいずれかにかかる、アダマールゲートと位相シフトゲートとの第１組と、前記いずれかの第３量子ビットとは異なる残余の第３量子ビットのそれぞれにかかる、アダマールゲートと位相シフトゲートとアダマールゲートの第２組とを含み、前記第１組と前記第２組との後に、前記第３量子ビットすべてにかかるＣＺゲートを含み、前記ＣＺゲートの後に、前記第３量子ビットのそれぞれにかかるアダマールゲートを含み、前記クリフォード逆変換ゲートの後に、前記第５量子ビットにかかるアダマールゲートと、前記第６量子ビットにかかる、位相シフトゲートとアダマールゲートとの組とを含むよう、基底変換回路を決定する、ことを特徴とする請求項３に記載の情報処理プログラム。
【請求項６】
対象の問題に関する量子ビットにかかる互いに可換かつ独立である複数のパウリ演算子のうち、それぞれ異なる量子ビットにかかる２以上のパウリ演算子の積により形成される、前記問題に関する量子ビットにかかる第１パウリ演算子の集合である第１パウリ演算子集合を取得し、
前記第１パウリ演算子集合のすべての第１パウリ演算子と可換である、前記問題に関する量子ビットにかかる互いに可換または反可換である第２パウリ演算子の集合である第２パウリ演算子集合を取得し、
指定の数分の複数のブロックのそれぞれのブロックに含まれる複数の回転ゲートのそれぞれの回転ゲートが、取得した前記第１パウリ演算子集合のうち、前記回転ゲートごとに異なるいずれかの第１パウリ演算子と、取得した前記第２パウリ演算子集合のうち、前記ブロックごとに選択したいずれかの第２パウリ演算子との積により形成される生成子を有するよう、前記複数のブロックにより形成される可換ブロック回路を決定する、
処理をコンピュータが実行することを特徴とする情報処理方法。
【請求項７】
対象の問題に関する量子ビットにかかる互いに可換かつ独立である複数のパウリ演算子のうち、それぞれ異なる量子ビットにかかる２以上のパウリ演算子の積により形成される、前記問題に関する量子ビットにかかる第１パウリ演算子の集合である第１パウリ演算子集合を取得し、
前記第１パウリ演算子集合のすべての第１パウリ演算子と可換である、前記問題に関する量子ビットにかかる互いに可換または反可換である第２パウリ演算子の集合である第２パウリ演算子集合を取得し、
指定の数分の複数のブロックのそれぞれのブロックに含まれる複数の回転ゲートのそれぞれの回転ゲートが、取得した前記第１パウリ演算子集合のうち、前記回転ゲートごとに異なるいずれかの第１パウリ演算子と、取得した前記第２パウリ演算子集合のうち、前記ブロックごとに選択したいずれかの第２パウリ演算子との積により形成される生成子を有するよう、前記複数のブロックにより形成される可換ブロック回路を決定する、
制御部を有することを特徴とする情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理プログラム、情報処理方法、および情報処理装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、変分法を利用して、コスト関数を表す規定の量子回路のパラメータを最適化することにより、目的の問題を解くための変分量子アルゴリズムが存在する。最適化は、例えば、コスト関数の勾配を測定し、パラメータを更新する勾配法により実現される。ここで、規定の量子回路に、可換ブロック回路を採用することにより、コスト関数の勾配を測定し易くし、パラメータを最適化する際の処理コストの低減化を図ることが望まれる。
【０００３】
先行技術としては、例えば、複数の電子励起それぞれについて、対応する変数の初期値が所定の閾値以上であるか否かにより、対応する回路を実装するか否かを判定するものがある。また、例えば、波動関数を作成するための第１量子回路内での回転操作に適用される第１回転角を、波動関数の基底を変換するための第２量子回路内での回転操作を示す部分回路に適用される第２回転角に応じて変更する技術がある。また、例えば、ユニタリ結合型クラスタアンザッツから量子回路を生成する技術がある。また、例えば、１以上の量子ビット上にユニタリ量子ゲートを実装する技術がある。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０２３／１７５７０３号
国際公開第２０２３／１４８８０６号
米国特許出願公開第２０２３／０２３７３６１号明細書
米国特許出願公開第２０２０／０３６４６０２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、コスト関数の勾配を測定し易くするための可換ブロック回路を実装することが難しいという問題がある。
【０００６】
１つの側面では、本発明は、可換ブロック回路を実装可能にすることを目的とする。
【課題を解決するための手段】
【０００７】
１つの実施態様によれば、対象の問題に関する量子ビットにかかる互いに可換かつ独立である複数のパウリ演算子のうち、それぞれ異なる量子ビットにかかる２以上のパウリ演算子の積により形成される、前記問題に関する量子ビットにかかる第１パウリ演算子の集合である第１パウリ演算子集合を取得し、前記第１パウリ演算子集合のすべての第１パウリ演算子と可換である、前記問題に関する量子ビットにかかる互いに可換または反可換である第２パウリ演算子の集合である第２パウリ演算子集合を取得し、指定の数分の複数のブロックのそれぞれのブロックに含まれる複数の回転ゲートのそれぞれの回転ゲートが、取得した前記第１パウリ演算子集合のうち、前記回転ゲートごとに異なるいずれかの第１パウリ演算子と、取得した前記第２パウリ演算子集合のうち、前記ブロックごとに選択したいずれかの第２パウリ演算子との積により形成される生成子を有するよう、前記複数のブロックにより形成される可換ブロック回路を決定する情報処理プログラム、情報処理方法、および情報処理装置が提案される。
【発明の効果】
【０００８】
一態様によれば、可換ブロック回路を実装可能にすることが可能になる。
【図面の簡単な説明】
【０００９】
図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。
図２は、情報処理システム２００の一例を示す説明図である。
図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。
図４は、計算装置２０１のハードウェア構成例を示すブロック図である。
図５は、情報処理装置１００の機能的構成例を示すブロック図である。
図６は、可換ブロック回路を決定する一例を示す説明図である。
図７は、可換ブロック回路を決定する具体例を示す説明図（その１）である。
図８は、可換ブロック回路を決定する具体例を示す説明図（その２）である。
図９は、可換ブロック回路を決定する具体例を示す説明図（その３）である。
図１０は、基底変換回路を決定する具体例を示す説明図（その１）である。
図１１は、基底変換回路を決定する具体例を示す説明図（その２）である。
図１２は、基底変換回路を決定する具体例を示す説明図（その３）である。
図１３は、基底変換回路を決定する具体例を示す説明図（その４）である。
図１４は、全体処理手順の一例を示すフローチャートである。
図１５は、設計処理手順の一例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下に、図面を参照して、本発明にかかる情報処理プログラム、情報処理方法、および情報処理装置の実施の形態を詳細に説明する。
（【００１１】以降は省略されています）

関連特許