TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025101041
公報種別
公開特許公報(A)
公開日
2025-07-07
出願番号
2023217594
出願日
2023-12-25
発明の名称
半導体装置、半導体装置の製造方法、及び半導体支持構造
出願人
沖電気工業株式会社
代理人
個人
,
個人
,
個人
主分類
H01L
21/02 20060101AFI20250630BHJP(基本的電気素子)
要約
【課題】所望の機能を発揮できる半導体層を有する装置及びその製造方法を提供する。
【解決手段】半導体装置は、複数の貫通孔を有する半導体層(1100)を備える。半導体層(1100)の第1辺(1130)に平行な第1方向に延在し、一部の貫通孔を通る直線を第1仮想線(I1)とし、一部の貫通孔を通り、第1仮想線(I1)に直交する第2方向に延在する直線を第2仮想線(I2)としたときに、半導体層(1100)は、第1仮想線(I1)上及び第2仮想線(I2)上の少なくとも一方において、複数の貫通孔のうちの隣り合う貫通孔が第1距離(L1)離れた第1領域(R1)と、隣り合う貫通孔が第1距離(L1)よりも長い第2距離(L2)離れた第2領域(R2)とを有し、第2領域(R2)は第1領域(R1)を挟んで少なくとも2つ存在する。
【選択図】図1
特許請求の範囲
【請求項1】
基板と、
前記基板に設けられ、前記基板側の第1面と、前記第1面に反対側の第2面と、前記第1面から前記第2面に通ずる複数の貫通孔と、を有する半導体層と、
を備え、
前記半導体層の第1辺に平行な第1方向に延在し、前記複数の貫通孔のうちの一部の貫通孔を通る直線を第1仮想線とし、前記複数の貫通孔のうちの一部の貫通孔を通り、前記第1仮想線に直交する第2方向に延在する直線を第2仮想線としたとき、
前記半導体層は、前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記複数の貫通孔のうちの隣り合う貫通孔で挟まれた第1距離離れた第1領域と、一端にのみ貫通孔が設けられ、前記一端に設けられた貫通孔から前記半導体層の端部までに、前記第1距離より長い第2距離を有する第2領域と、
を有する
ことを特徴とする半導体装置。
続きを表示(約 1,900 文字)
【請求項2】
基板と、
前記基板に設けられ、前記基板側の第1面と、前記第1面に反対側の第2面と、前記第1面から前記第2面に通ずる複数の貫通孔と、を有する半導体層と、
を備え、
前記半導体層の第1辺に平行な第1方向に延在し、前記複数の貫通孔のうちの一部の貫通孔を通る直線を第1仮想線とし、前記複数の貫通孔のうちの一部の貫通孔を通り、前記第1仮想線に直交する第2方向に延在する直線を第2仮想線としたときに、
前記半導体層は、前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記複数の貫通孔のうちの隣り合う貫通孔が第1距離離れた第1領域と、前記隣り合う貫通孔が前記第1距離よりも長い第2距離離れた第2領域と、を有し、
前記第2領域は、前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記第1領域を挟んで少なくとも2つ存在する
ことを特徴とする半導体装置。
【請求項3】
前記第2距離は、前記第1距離の2倍以上である
ことを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記半導体層は、
複数の素子単位領域と、
規則的に配列され、それぞれが前記貫通孔を含む複数の貫通孔単位領域と、
を有し、
前記複数の貫通孔単位領域は、前記複数の素子単位領域のうちの所定数の単位領域ごとの間隔で配置される
ことを特徴とする請求項1又は2に記載の半導体装置。
【請求項5】
前記第2領域における前記第2距離は、前記第2方向における中央位置において最小であり、前記中央位置から離れるほど大きくなる
ことを特徴とする請求項1又は2に記載の半導体装置。
【請求項6】
前記半導体層は、窒化ガリウムを含む
ことを特徴とする請求項1又は2に記載の半導体装置。
【請求項7】
基板に設けられた半導体層に、前記基板側の第1面と、前記第1面に反対側の第2面と、前記第1面から前記第2面に通ずる複数の貫通孔を形成する工程と、
前記貫通孔を介してエッチャントを流入させることで、前記基板に設けられたエッチング層の一部を除去して支持部を形成する工程と、
前記支持部から前記半導体層を分離する工程と、
前記支持部から分離された前記半導体層を前記基板と異なる転写先基板に転写する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項8】
前記複数の貫通孔を形成する前記工程において、
前記半導体層の第1辺に平行な第1方向に延在し、前記複数の貫通孔のうちの一部の貫通孔を通る直線を第1仮想線とし、前記複数の貫通孔のうちの一部の貫通孔を通り、前記第1仮想線に直交する第2方向に延在する直線を第2仮想線としたときに、
前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記複数の貫通孔のうちの隣り合う貫通孔で挟まれた第1距離離れた第1領域と、一端にのみ貫通孔が設けられ、前記一端に設けられた貫通孔から前記半導体層の端部までに、前記第1距離より長い第2距離を有する第2領域と、を形成する
ことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記複数の貫通孔を形成する前記工程において、
前記半導体層の第1辺に平行な第1方向に延在し、前記複数の貫通孔のうちの一部の貫通孔を通る直線を第1仮想線とし、前記複数の貫通孔のうちの一部の貫通孔を通り、前記第1仮想線に直交する第2方向に延在する直線を第2仮想線としたときに、
前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記複数の貫通孔のうちの隣り合う貫通孔が第1距離離れた第1領域と、前記隣り合う貫通孔が前記第1距離よりも長い第2距離離れた第2領域と、を形成する
ことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項10】
前記半導体層を準備する前記工程は、
前記半導体層が、複数の素子単位領域と、規則的に配列され、それぞれが前記貫通孔を含む複数の貫通孔単位領域と、を有し、
前記複数の貫通孔単位領域が、前記複数の単位領域のうちの所定数の単位領域ごとの間隔で配置される、
ように実行される
ことを特徴とする請求項7に記載の半導体装置の製造方法。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体装置、半導体装置の製造方法、及び半導体支持構造に関する。
続きを表示(約 1,600 文字)
【背景技術】
【0002】
従来、第1の基板(成長基板)上に形成された機能素子を有する集積フィルムを、支持体(転写スタンプ)により第1の基板から剥がし、第2の基板(デバイス基板)上に貼り付ける(すなわち、転写する)技術が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2023-74428号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記従来の技術では、例えば、基板から半導体層(素子アレイ)を剥がすときに発生する応力又は反りによって、デバイス基板に転写された半導体層が所望の機能を発揮できない場合がある。
【0005】
本開示は、所望の機能を発揮できる半導体装置、該半導体装置の製造方法、及び該製造方法で使用可能な半導体支持構造を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の半導体装置は、基板と、前記基板に設けられ、前記基板側の第1面と、前記第1面に反対側の第2面と、前記第1面から前記第2面に通ずる複数の貫通孔と、を有する半導体層と、を備え、前記半導体層の第1辺に平行な第1方向に延在し、前記複数の貫通孔のうちの一部の貫通孔を通る直線を第1仮想線とし、前記複数の貫通孔のうちの一部の貫通孔を通り、前記第1仮想線に直交する第2方向に延在する直線を第2仮想線としたときに、前記半導体層は、前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記複数の貫通孔のうちの隣り合う貫通孔で挟まれた第1距離離れた第1領域と、一端にのみ貫通孔が設けられ、前記一端に設けられた貫通孔から前記半導体層の端部までに、前記第1距離より長い第2距離を有する第2領域と、を有することを特徴とする。
【0007】
本開示の他の半導体装置は、基板と、前記基板に設けられ、前記基板側の第1面と、前記第1面に反対側の第2面と、前記第1面から前記第2面に通ずる複数の貫通孔と、を有する半導体層と、を備え、前記半導体層の第1辺に平行な第1方向に延在し、前記複数の貫通孔のうちの一部の貫通孔を通る直線を第1仮想線とし、前記複数の貫通孔のうちの一部の貫通孔を通り、前記第1仮想線に直交する第2方向に延在する直線を第2仮想線としたときに、前記半導体層は、前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記複数の貫通孔のうちの隣り合う貫通孔が第1距離離れた第1領域と、前記隣り合う貫通孔が前記第1距離よりも長い第2距離離れた第2領域と、を有し、前記第2領域は、前記第1仮想線上、及び、前記第2仮想線上の少なくとも一方において、前記第1領域を挟んで少なくとも2つ存在することを特徴とする。
【0008】
本開示の半導体装置の製造方法は、基板に設けられた半導体層に、前記基板側の第1面と、前記第1面に反対側の第2面と、前記第1面から前記第2面に通ずる複数の貫通孔を形成する工程と、前記貫通孔を介してエッチャントを流入させることで、前記基板に設けられたエッチング層の一部を除去して支持部を形成する工程と、前記支持部から前記半導体層を分離する工程と、前記支持部から分離された前記半導体層を前記基板と異なる転写先基板に転写する工程とを有することを特徴とする。
【発明の効果】
【0009】
本開示の半導体装置及び半導体支持構造によれば、半導体層の所望の機能を発揮することができる。
【0010】
本開示の半導体装置の製造方法によれば、所望の機能を発揮することができる半導体層を有する半導体装置及び半導体支持構造を提供することができる。
【図面の簡単な説明】
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
沖電気工業株式会社
画像形成装置
1か月前
沖電気工業株式会社
画像形成装置
1か月前
沖電気工業株式会社
画像形成装置
1か月前
沖電気工業株式会社
画像形成装置
1か月前
沖電気工業株式会社
画像形成装置
1か月前
沖電気工業株式会社
媒体処理装置
1か月前
沖電気工業株式会社
媒体処理装置
1か月前
沖電気工業株式会社
画像形成装置及び画像形成方法
1か月前
沖電気工業株式会社
プログラム、方法及びシステム
3日前
沖電気工業株式会社
画像形成装置及び画像形成方法
3日前
沖電気工業株式会社
情報処理装置及び情報処理方法
9日前
沖電気工業株式会社
画像形成装置及び画像形成方法
1か月前
沖電気工業株式会社
画像形成装置及び画像形成方法
1か月前
沖電気工業株式会社
ユニット引出装置及び媒体処理装置
1か月前
沖電気工業株式会社
パネルユニット取付け構造および装置
1か月前
沖電気工業株式会社
部品管理装置、方法およびプログラム
8日前
沖電気工業株式会社
処理装置、プログラム、および処理方法
23日前
沖電気工業株式会社
監視装置、監視プログラム及び監視方法
1日前
沖電気工業株式会社
データ処理装置、方法およびプログラム
1か月前
沖電気工業株式会社
画像形成装置及び画像形成装置の制御方法
1か月前
沖電気工業株式会社
情報処理装置、情報処理方法およびプログラム
1か月前
沖電気工業株式会社
情報処理装置、情報処理方法およびプログラム
1か月前
沖電気工業株式会社
情報処理装置、情報処理方法およびプログラム
1か月前
沖電気工業株式会社
キャリア構造体、及び電子デバイスの製造方法
26日前
沖電気工業株式会社
情報処理装置、情報処理方法およびプログラム
23日前
沖電気工業株式会社
情報処理装置、情報処理方法、およびプログラム
9日前
沖電気工業株式会社
画像形成装置及び画像形成装置の省電力制御方法
3日前
沖電気工業株式会社
情報処理システム、情報処理方法、及びプログラム
3日前
沖電気工業株式会社
半導体装置、半導体装置の製造方法、及び半導体支持構造
26日前
沖電気工業株式会社
情報処理装置、方法、プログラムおよび情報処理システム
26日前
沖電気工業株式会社
情報処理サーバ、情報処理方法、プログラム、及び情報処理システム
1か月前
沖電気工業株式会社
情報処理装置、情報処理システム、情報処理方法、およびプログラム
1日前
沖電気工業株式会社
管理装置、移動体、移動体管理システム、移動体管理方法、及びプログラム
4日前
沖電気工業株式会社
分析システム、分析方法、分析装置、分析プログラム、連携装置及び連携プログラム
1日前
沖電気工業株式会社
情報通信装置、プログラム、ファームウェア更新システム及びファームウェア更新方法
1か月前
株式会社潤工社
同軸ケーブル
23日前
続きを見る
他の特許を見る