特許ウォッチ

公開番号2025100297
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2024093784
出願日2024-06-10
発明の名称半導体基板を処理する方法および装置
出願人エスピーティーエステクノロジーズリミティド
代理人弁理士法人YKI国際特許事務所
主分類H01L 21/3065 20060101AFI20250626BHJP(基本的電気素子)
要約【課題】本発明によると、半導体基板を処理する方法が提供される。
【解決手段】半導体基板は、側壁がスカロップ形状のエッチングされたフィーチャを有する。方法は、側壁がスカロップ形状のエッチングされたフィーチャを有する半導体基板を、エッチングチャンバ内の基板支持部上に載置するステップと、RF電力を有するRF信号を基板支持部に印加しながら、Ar、O2と、少なくとも1つのパーフロロカーボンを含む気体雰囲気内でプラズマを生成することにより、処理ステップを実行するステップと、を含み、プラズマは、(i)パーフロロカーボンから少なくとも部分的に形成される保護層を、側壁上に堆積させ、(ii)側壁のスカロップ形状を平滑化するために側壁をエッチングする。
【選択図】図2a
特許請求の範囲【請求項１】
半導体基板を処理する方法であって、前記半導体基板は、側壁がスカロップ形状のエッチングされたフィーチャを有し、前記方法は、
側壁がスカロップ形状のエッチングされたフィーチャを有する前記半導体基板を、エッチングチャンバ内の基板支持部上に載置するステップと、
ＲＦ電力を有するＲＦ信号を前記基板支持部に印加しながら、Ａｒ、Ｏ
２
と、少なくとも１つのパーフロロカーボンを含む気体雰囲気内でプラズマを生成することにより、処理ステップを実行するステップと、
を含み、
前記プラズマは、（ｉ）前記パーフロロカーボンから少なくとも部分的に形成される保護層を、前記側壁上に堆積させ、（ｉｉ）前記側壁の前記スカロップ形状を平滑化するために前記側壁をエッチングする、方法。
続きを表示（約 850 文字）【請求項２】
前記処理ステップは、前記エッチングチャンバ内の圧力を１００から３００ｍＴｏｒｒの範囲内にして実行される、請求項１に記載の方法。
【請求項３】
前記処理ステップは、１，５００Ｗから５，０００Ｗの範囲内のＲＦ電力を使用して実行される、請求項１または２に記載の方法。
【請求項４】
前記少なくとも１つのフロロカーボンは、Ｃ
４
Ｆ
８
、Ｃ
５
Ｆ
８
、およびＣ
４
Ｆ
６
の１つ以上を含む、請求項１から３のいずれか１項に記載の方法。
【請求項５】
前記処理ステップは、Ａｒ、Ｏ
２
および少なくとも１つのパーフロロカーボンから本質的に構成される気体雰囲気内で実行される、請求項１から４のいずれか１項に記載の方法。
【請求項６】
前記処理ステップは、１００から５００ｓｃｃｍの範囲の流量で、Ａｒを前記エッチングチャンバ内に導入して実行される、請求項１から５のいずれか１項に記載の方法。
【請求項７】
前記処理ステップは、３０から１００ｓｃｃｍの範囲の流量で、Ｏ
２
を前記エッチングチャンバ内に導入して実行される、請求項１から６のいずれか１項に記載の方法。
【請求項８】
前記処理ステップは、１０から７０ｓｃｃｍの範囲の流量で、前記少なくとも１つのフロロカーボンを前記エッチングチャンバ内に導入して実行される、請求項１から７のいずれか１項に記載の方法。
【請求項９】
前記処理ステップは、前記基板支持部を、０から２０℃の範囲の温度に維持して実行される、請求項１から８のいずれか１項に記載の方法。
【請求項１０】
前記半導体基板は、シリコン基板である、請求項１から９のいずれか１項に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体基板、特に側壁がスカロップ形状のエッチングされたフィーチャを有する半導体基板を処理する方法に関する。本発明はさらに、関連する装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
シリコンをエッチングするための、いわゆる「ボッシュプロセス」が特許文献１で提案され、それ以降、大いに開発されてきた。このプロセスは、シリコントレンチやビアをなどのフィーチャをエッチングする際に、高エッチング速度を実現可能とするものである。これは、従来の異方性非周期エッチングレートでは実現できないような、深くエッチングされるフィーチャ（深さ１０ｍｍ超）に対して特に重要である。ボッシュプロセスは、等方性エッチングサイクル、ポリマーパッシベーションサイクル、そして一部の態様では、必要な深さが実現されるまで繰り返されるブレークスルーステップを伴う、周期的プロセスである。サイクル間の移行時に、フィーチャの側面に「スカロップ（ｓｃａｌｌｏｐ、段々構造）」が形成される。図１は、ボッシュプロセスを利用してシリコンにエッチングされたフィーチャの概略図１０である。シリコンウェハ１１は、フォトレジスト、レーザー溝付きコーティング、またはハードマスクであり得るマスク１２を有し、フレームまたはキャリアウェハ１３に貼り付けられたテープ上に支持される。マスクの開口１５は、プラズマエッチングプロセスによるエッチングプロセスの局地化、および所望のフィーチャの生成１４を可能とする。スカロップ１６がエッチングされたフィーチャの側壁上に存在する。周期的ボッシュにより、「山」と「谷」とを有するように見える、一連の等方性キャビティを生成する。スカロップの高さは、山と谷との間の距離で定義され、Δ１とする。一般的に、Δ１は約５０から２００ｎｍであり得る。通常、高エッチング速度は、等方性エッチングステップの期間を長くすることで実現されるが、その場合、スカロップが大きくなってしまう。多くのＭＥＭデバイスまたはプラズマダイシングウェハなど、一部の用途ではスカロップは許容されるものだが、スカロップの大きさが問題となることも多い。
【０００３】
ステップカバレッジを補助するために滑らかな表面が必要なＳｉ貫通電極（ＴＳＶ）内、欠陥制御が必須であるＣｕフィル（充填）またはプラズマダイシングウェハなど、後続のプロセスステップが存在する多くの用途において、スカロップサイズは可能な限り小さいことが望ましい。ハイブリッドまたは融着用途において、適切なボンディングに極めて清浄な表面が必要で、スカロップの鋭い点が微粒子の発生源となる。例えば、図２は、Ｓｉ貫通電極（ＴＳＶ）形成プロセスを示し、（図２（ａ））では、マスクを通じてシリコン内にビア２１がエッチングされる。エッチングプロセスは、深さ２２で停止する。ビア径は、アスペクト比を２０：１までとして、１から１０ミクロン間で可変である。図２（ｂ）は、ＥＣＤ（電気化学堆積）により、ビアが銅２７で充填される、後続加工後のビアを示す。ＣＶＤ誘電体層２３、バリア層２４、およびＰＶＤ銅シード層２５の堆積前に、フィーチャの側壁は可能な限り滑らかであることが望ましい。図２（ｂ）は、ＣＭＰ（化学的機械研磨）により、ウェハの表面上のフィルムが除去された後のＴＳＶの概略図である。この場合、特に高アスペクト比のフィーチャに関して、例えば、５０ｎｍ未満のように、スカロップが可能な限り小さいことが要件となる。低エッチング速度で動作していたとしても、従来のボッシュ加工では、Δ２となる。これは後続の加工ステップでは許容できない。典型的には、Δ２＜Δ１となる。
【０００４】
さらに、本発明者らは、大きなスカロップのサイズを低減するのに、平滑化ステップが適用できれば、生産性に関して利点があることに気づいた。高シリコンエッチング速度は、大きなスカロップサイズに関連付けられる（等方性エッチングステップが長くなるためである）。高速平滑化ステップが実現できれば、より長い等方性エッチングステップを利用して実現されるエッチング時間減の方が、平滑化ステップを実行するのにかかる時間よりも重要となる特定の用途でも、生産性に関する利点が得られる。
【先行技術文献】
【特許文献】
【０００５】
米国特許第６１２７２７３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スカロップを平滑化する方法が求められる。ボッシュ型シリコンエッチングプロセス後に形成されるスカロップを大幅に除去するか、スカロップのサイズを低減することが望ましい。ボッシュエッチングプロセスを実行するのに使用される同じシステム内で、平滑化が実行されることが望ましい。
【課題を解決するための手段】
【０００７】
本発明の第１の態様によると、半導体基板を処理する方法が提供される。半導体基板は、側壁がスカロップ形状のエッチングされたフィーチャを有する。方法は、
側壁がスカロップ形状のエッチングされたフィーチャを有する半導体基板を、エッチングチャンバ内の基板支持部上に載置するステップと、
ＲＦ電力を有するＲＦ信号を基板支持部に印加しながら、Ａｒ、Ｏ
２
と、少なくとも１つのパーフロロカーボンを含む気体雰囲気内でプラズマを生成することにより、処理ステップを実行するステップと、を含み、
プラズマは、（ｉ）パーフロロカーボンから少なくとも部分的に形成される保護層を、側壁上に堆積させ、（ｉｉ）側壁のスカロップ形状を平滑化するために側壁をエッチングする。
【０００８】
本発明は、検査計測において欠陥とみなされ得る、鋭く、粗いスカロップ点を低減することを含む、多くの利点に関連付けられる。さらに、より滑らかな側壁形状によると、ポストエッチング加工ステップにおいて、より共形（コンフォーマル）な堆積が実現可能となる。しかし一方で、従来技術の方法では、小さなスカロップへの要求によって、多くの場合、加工に利用可能なプロセスウィンドウが限定される。本発明によると、主要エッチングプロセスにおいて大きなスカロップが形成され、その後、平滑化ステップにより低減可能となる。大きなスカロップを生成するエッチングプロセスは、通常、より大きいプロセスウィンドウと、より速いエッチング速度を伴う。これら特性はいずれも、極めて望ましい。
【０００９】
処理ステップは、エッチングチャンバ内の圧力を１００から３００ｍＴｏｒｒの範囲内にして実行され得る。処理ステップは、エッチングチャンバ内の圧力を１５０から２５０ｍＴｏｒｒの範囲内にして実行され得る。このような比較的高い圧力を利用することは、側壁上の保護層の共形堆積の促進を寄与できるため有利である。原則として、少なくとも平滑化プロセス開始時点で、より低い圧力も利用可能である。例えば、ＲＦ駆動基板支持部に加えて、ＩＣＰ（誘導結合プラズマ）プラズマ生成デバイスなどの、プラズマ生成デバイスを有するエッチング装置が使用され得る。平滑化プロセスは少なくとも開始時に、ＩＣＰプラズマ生成デバイスを使用して、より低圧で実行され得る。
【００１０】
処理ステップは、１，５００Ｗから５，０００Ｗの範囲内のＲＦ電力を使用して実行され得る。処理ステップは、２，５００Ｗから４，０００Ｗの範囲内のＲＦ電力を使用して実行され得る。
（【００１１】以降は省略されています）

関連特許