特許ウォッチ

公開番号2025099108
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2023215504
出願日2023-12-21
発明の名称半導体装置、表示装置、光電変換装置、および電子機器
出願人キヤノン株式会社
代理人弁理士法人秀和特許事務所
主分類H01L 21/60 20060101AFI20250626BHJP(基本的電気素子)
要約【課題】半導体装置における基板サイズの小型化に有利な技術を提供する。
【解決手段】半導体装置は、半導体基板に複数の端子を介して半導体チップが接続された半導体装置であって、前記半導体基板は有効素子領域と有効素子領域を取り囲む周辺領域からなり、前記周辺領域に設けられた電極部に半導体チップが電気的に接合され、前記半導体チップは第一の方向に沿って複数列の入出力端子群が配置されており、有効素子領域に最も近い側の前記半導体チップの端から前記入出力端子群までの距離をW1、有効素子領域から最も遠い側の前記半導体チップの端から前記入出力端子群までの距離をW2、とすると、W1>W2であることを特徴とする半導体装置である。
【選択図】図2
特許請求の範囲【請求項１】
半導体基板に複数の端子を介して半導体チップが接続された半導体装置であって、
前記半導体基板は有効素子領域と有効素子領域を取り囲む周辺領域からなり、
前記周辺領域に設けられた電極部に半導体チップが電気的に接合され、
前記半導体チップは第一の方向に沿って複数列の入出力端子群が配置されており、
有効素子領域に最も近い側の前記半導体チップの端から前記入出力端子群までの距離をＷ１、
有効素子領域から最も遠い側の前記半導体チップの端から前記入出力端子群までの距離をＷ２、
とすると、Ｗ１＞Ｗ２であることを特徴とする半導体装置。
続きを表示（約 890 文字）【請求項２】
半導体基板の有効素子領域に最も近い側の前記半導体チップの端と、前記入出力端子群との間に、ダミー端子群を配置する
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板の有効素子領域に最も近い側の前記半導体チップの端から前記ダミー端子群までの距離をＷ３とすると、
Ｗ３＝Ｗ２となるようにダミー端子を配置する
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ダミー端子群における各端子の形状および端子数は、半導体基板の有効素子領域から最も遠い側の入出力端子群における各端子の形状および端子数と同一である
ことを特徴とする請求項２記載の半導体装置。
【請求項５】
半導体チップは、半導体基板と、フリップチップボンディングによって接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
半導体チップは、半導体基板と、異方性導電フィルムを用いて接続されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項７】
半導体チップは、半導体基板と、超音波フリップチップボンディングによって接続されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項８】
半導体チップは、半導体基板と、半田によって接続されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項９】
請求項１～８のいずれか１項に記載の半導体装置を有する表示部と、
前記表示部を制御する制御回路と
を有することを特徴とする表示装置。
【請求項１０】
光学部と、
前記光学部を通過した光を受光する撮像素子と、
前記撮像素子が撮像した画像を表示する表示部と
を有し、
前記表示部は請求項１～８のいずれか１項に記載の半導体装置を有する
ことを特徴とする光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置、表示装置、光電変換装置、および電子機器に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
電子デバイスにおいて、小型、軽量化、および高性能化が求められており、外部出力端子数が急激に増加している。外部出力端子数の増加に対して、従来のワイヤボンディング接続では、接続端子の狭ピッチ化に限界があり、電子デバイスが大きくなってしまう。そこで、半導体チップ同士をフリップチップ実装する技術が注目されている。
【０００３】
フリップチップ実装では、半導体プロセスで微細化されたボンディングパッド同士を、バンプなどの接続部を介して接続することができるため、従来のワイヤボンディング接続に比べ、外部出力端子の大幅な狭ピッチ化が可能となる。
【０００４】
フリップチップ実装の接合方法として、超音波接合および半田接合などがある。有機ＥＬなどの表示デバイスの製造では、接合工程での熱による素子の劣化を抑制するために、低温で接合が可能なＡＣＦ（異方性導電フィルム）を用いた接合方法が一般的に用いられている。
【０００５】
特許文献１及び２には、ＡＣＦ接合によるフリップチップ実装が提案されている。また、電極やバンプの配置及びダミーバンプについての記載もされている。特許文献１に記載の技術では、チップの両側に分かれた第一バンプ領域と第二バンプ領域の間にダミーバンプを配置し、バンプをチップに均一に配置することで、フリップチップ実装時のチップの反りを低減し、電気的接触不良を低減している。特許文献２に記載の技術では、圧着時の応力がチップの四隅に集中することから、チップの四隅にダミーバンプを配置し、電気的接続の破壊を減少させている。
【先行技術文献】
【特許文献】
【０００６】
特開２０１６－１２７２５９号公報
特開２００５－２６６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２ともに半導体基板の配線について言及されておらず、半導体基板の有効画素領域に近い側に半導体チップの電極を配置すると、配線引き回しが複雑になる。そのため、半導体チップを有効画素領域から遠ざける必要があり、半導体基板のサイズが大きくなる課題がある。特に、表示デバイスや撮像デバイスにこの技術を活用する場合、半導体チップの出力端子数が多くなり、半導体チップから有効画素への配線が密になるため、配線を引き回す領域を大きく取る必要があり、基板サイズがより大きくなる。
【０００８】
本発明は上記の問題に鑑みてなされるものであり、その目的は半導体装置における基板サイズの小型化に有利な技術を提供することである。
【課題を解決するための手段】
【０００９】
本開示は、半導体基板に複数の端子を介して半導体チップが接続された半導体装置であって、前記半導体基板は有効素子領域と有効素子領域を取り囲む周辺領域からなり、前記
周辺領域に設けられた電極部に半導体チップが電気的に接合され、前記半導体チップは第一の方向に沿って複数列の入出力端子群が配置されており、有効素子領域に最も近い側の前記半導体チップの端から前記入出力端子群までの距離をＷ１、有効素子領域から最も遠い側の前記半導体チップの端から前記入出力端子群までの距離をＷ２、とすると、Ｗ１＞Ｗ２であることを特徴とする半導体装置を提供する。
【発明の効果】
【００１０】
本発明によれば、半導体装置の小型化に有利な技術を提供することができる。半導体チップの端子を半導体基板の有効素子領域から離れた位置に配置したことで、端子のない領域で基板側の配線引き回しが可能となる。そのため、配線引き回し領域（有効素子領域と電極部の間の領域）と半導体チップを重ねることができるため半導体装置そのものを小型化することが可能となる。特に、表示デバイスや撮像デバイスの場合、有効画素側の出力端子数が多いため、その効果は大きい。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許