TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024180259
公報種別
公開特許公報(A)
公開日
2024-12-26
出願番号
2023223535
出願日
2023-12-28
発明の名称
電力変換装置
出願人
富士電機株式会社
代理人
個人
,
個人
主分類
H02M
1/08 20060101AFI20241219BHJP(電力の発電,変換,配電)
要約
【課題】同期整流素子の導通損失を低減する電力変換装置を提供する。
【解決手段】電力変換装置は、第1端子2vd及び第2端子2vsに接続される同期整流素子2vと、第1端子にカソードが電気的に接続されたダイオードDと、第2端子とダイオードDのアノードとの間に電気的に接続されたコンデンサCxと、コンデンサCXを充電する充電回路50と、コンデンサCxの電圧に基づいて、同期整流素子のゲートを駆動する駆動回路42と、を備える。
【選択図】図4
特許請求の範囲
【請求項1】
第1端子及び第2端子に接続される第1整流素子と、前記第1整流素子にトランスの二次側巻線を介して直列に接続される第2同期整流素子とを含む整流回路と、
前記第1端子にカソードが電気的に接続されたダイオードと、
前記第2端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記第2同期整流素子のゲートを駆動する駆動回路と、を備える、電力変換装置。
続きを表示(約 1,900 文字)
【請求項2】
前記駆動回路は、前記コンデンサの電圧が低下すると、前記第2同期整流素子のゲートをオンする、請求項1に記載の電力変換装置。
【請求項3】
前記駆動回路は、前記コンデンサの電圧が閾値電圧よりも低下すると、前記第2同期整流素子のゲートをオフからオンに切り替える、請求項2に記載の電力変換装置。
【請求項4】
前記整流回路は、第3端子及び第4端子に接続される第3整流素子と、前記第3整流素子に前記二次側巻線を介して直列に接続される第4同期整流素子とを含み、
前記第1整流素子と前記第4同期整流素子との間の接続点は、前記二次側巻線の第1端に電気的に接続され、前記第3整流素子と前記第2同期整流素子との間の接続点は、前記二次側巻線の第2端に電気的に接続され、
前記第3端子にカソードが電気的に接続された第2ダイオードと、
前記第4端子と前記第2ダイオードのアノードとの間に電気的に接続された第2コンデンサと、
前記第2コンデンサを充電する第2充電回路と、
前記第2コンデンサの電圧に基づいて、前記第4同期整流素子のゲートを駆動する第2駆動回路と、を備える、請求項1から3のいずれか一項に記載の電力変換装置。
【請求項5】
前記整流回路は、前記第1整流素子に並列に接続された第1同期整流素子を含み、
前記駆動回路は、前記コンデンサの電圧に基づいて、前記第1同期整流素子及び前記第2同期整流素子の各ゲートを駆動する、請求項1から3のいずれか一項に記載の電力変換装置。
【請求項6】
前記駆動回路は、前記コンデンサの電圧が低下すると、前記第1同期整流素子及び前記第2同期整流素子の各ゲートをオンし、前記各ゲートをオンした後、設定時間が経過すると、前記第1同期整流素子及び前記第2同期整流素子の各ゲートをオフする、請求項5に記載の電力変換装置。
【請求項7】
前記整流回路は、第3同期整流素子と、前記第3同期整流素子に前記二次側巻線を介して直列に接続される第4同期整流素子とを含み、
前記第1同期整流素子と前記第4同期整流素子との間の接続点は、前記二次側巻線の第1端に電気的に接続され、前記第3同期整流素子と前記第2同期整流素子との間の接続点は、前記二次側巻線の第2端に電気的に接続され、
前記駆動回路は、前記コンデンサの電圧に基づいて、前記第1同期整流素子、前記第2同期整流素子、前記第3同期整流素子及び前記第4同期整流素子の各ゲートを駆動する、請求項5に記載の電力変換装置。
【請求項8】
前記駆動回路は、前記コンデンサの電圧に基づいて、前記第1同期整流素子、前記第2同期整流素子、前記第3同期整流素子及び前記第4同期整流素子をオフするデッドタイムを挟んで、前記第1同期整流素子及び前記第2同期整流素子をオンしかつ前記第3同期整流素子及び前記第4同期整流素子をオフする期間と、前記第1同期整流素子及び前記第2同期整流素子をオフしかつ前記第3同期整流素子及び前記第4同期整流素子をオンする期間とを交互に繰り返す、請求項7に記載の電力変換装置。
【請求項9】
前記駆動回路は、
前記コンデンサの電圧低下を検出する検出回路と、
前記検出回路の出力信号を遅延させる遅延回路と、
前記遅延回路の出力信号を反転させる第1反転回路と、
前記検出回路の出力信号を反転させる第2反転回路と、
前記検出回路の出力信号と前記第1反転回路の出力信号に基づいて、前記第1同期整流素子のゲートを駆動する第1ゲート駆動回路と、
前記検出回路の出力信号と前記第1反転回路の出力信号に基づいて、前記第2同期整流素子のゲートを駆動する第2ゲート駆動回路と、
前記第2反転回路の出力信号と前記遅延回路の出力信号に基づいて、前記第3同期整流素子のゲートを駆動する第3ゲート駆動回路と、
前記第2反転回路の出力信号と前記遅延回路の出力信号に基づいて、前記第4同期整流素子のゲートを駆動する第4ゲート駆動回路と、を含む、請求項7に記載の電力変換装置。
【請求項10】
第1端子及び第2端子に接続される同期整流素子と、
前記第1端子にカソードが電気的に接続されたダイオードと、
前記第2端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記同期整流素子のゲートを駆動する駆動回路と、を備える、電力変換装置。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本開示は、電力変換装置に関する。
続きを表示(約 2,200 文字)
【背景技術】
【0002】
同期整流用MOSFETのソースからドレインに向かって電流が流れる期間に、MOSFETのゲート・ソース間にゲート電圧を印加するための同期整流用MOSFETの制御回路が知られている。この制御回路は、第1の電流供給手段と、この電流供給手段の出力側にアノードが接続され、かつ、カソードがMOSFETのドレインに接続された第1のダイオードと、このアノードとMOSFETのソースとの間に接続された抵抗と、この抵抗の両端電圧と第1の基準電圧とを比較する電圧比較手段と、この電圧比較手段の出力信号を増幅してMOSFETのゲート・ソース間にゲート電圧を印加するゲート駆動手段と、を備える。これにより、同期整流用MOSFETの導通損失の低減が図られている。
【先行技術文献】
【特許文献】
【0003】
特開2004-32937号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
同期整流用MOSFET等の同期整流素子の導通損失の低減効果を高めることは、例えば、同期整流素子を備える電力変換装置の電力変換効率の更なる向上に貢献する。
【0005】
本開示は、同期整流素子の導通損失を低減可能な電力変換装置を提供する。
【課題を解決するための手段】
【0006】
本開示の第1態様の電力変換装置は、
第1端子と第2端子に接続される整流素子と、
前記第1端子にカソードが電気的に接続されたダイオードと、
前記第2端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記整流素子のゲートを駆動する駆動回路と、を備える。
【0007】
本開示の第2態様の電力変換装置は、
第1端子及び第2端子に接続される第1整流素子と、前記第1整流素子にトランスの二次側巻線を介して直列に接続される第2同期整流素子とを含む整流回路と、
前記第1端子にカソードが電気的に接続されたダイオードと、
前記第2端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記第2同期整流素子のゲートを駆動する駆動回路と、を備える。
【発明の効果】
【0008】
本開示の第1態様又は第2態様によれば、同期整流素子の導通損失を低減できる。
【図面の簡単な説明】
【0009】
第1実施形態の電力変換装置の一構成例を示す図である。
第1実施形態の電力変換装置の一動作波形を示すタイミングチャートである。
第1実施形態の電力変換装置の二次側整流回路の一構成例を示す図である。
第1実施形態の二次側整流回路に含まれるV相駆動回路の一構成例を示す図である。
第1実施形態の二次側整流回路に含まれるX相駆動回路の一構成例を示す図である。
第1実施形態の二次側整流回路に含まれるU相またはY相駆動回路の一構成例を示す図である。
第1実施形態の二次側整流回路の一動作波形を示すタイミングチャートである。
V相同期整流素子のオン時の各電圧値を説明するための図である。
V相同期整流素子のオン時の各電圧値の挙動を説明するための図である。
V相同期整流素子のオフ時の各電圧値を説明するための図である。
V相同期整流素子のオフ時の各電圧値の挙動を説明するための図である。
閾値電圧Vthの設定範囲を説明するための図である。
第2実施形態の電力変換装置の二次側整流回路の一構成例を示す図である。
第2実施形態の二次側整流回路に含まれるX相駆動回路の一構成例を示す図である。
第2実施形態の二次側整流回路に含まれるY相駆動回路の一構成例を示す図である。
第2実施形態の二次側整流回路の一動作波形を示すタイミングチャートである。
共振定数(C2及びL1)にばらつきがない場合の一動作波形を示すタイミングチャートである。
共振定数(C2及びL1)にばらつきがある場合の一動作波形を示すタイミングチャートである。
電力変換装置の二次側整流回路の一構成例を示す図である。
二次側整流回路に含まれるV相駆動回路の一構成例を示す図である。
遅延時間tdelayの調整前の電力変換装置の一動作波形を示すタイミングチャートである。
遅延時間tdelayの調整後の電力変換装置の一動作波形を示すタイミングチャートである。
遅延回路及び調整部の機能ブロック図である。
遅延回路及び調整部のシーケンスブロック図である。
図24のシーケンスブロック図の動作を示すタイミングチャートである。
【発明を実施するための形態】
【0010】
以下、本開示の実施形態について図面を参照して説明する。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士電機株式会社
冷却装置
6日前
富士電機株式会社
電源装置
6日前
富士電機株式会社
開閉装置
13日前
富士電機株式会社
半導体装置
6日前
富士電機株式会社
半導体装置
12日前
富士電機株式会社
電力変換装置
6日前
富士電機株式会社
電力変換装置
13日前
富士電機株式会社
半導体モジュール
19日前
富士電機株式会社
燃料電池発電装置
19日前
富士電機株式会社
半導体装置、及び車両
13日前
富士電機株式会社
集積回路および電源回路
13日前
富士電機株式会社
回路装置および電力変換回路
13日前
富士電機株式会社
回路装置および電力変換回路
19日前
富士電機株式会社
電力変換装置及びその制御方法
6日前
富士電機株式会社
電熱変換装置及び蓄熱システム
13日前
富士電機株式会社
半導体装置及び半導体モジュール
13日前
富士電機株式会社
成分分離回収装置、成分分離回収方法
12日前
富士電機株式会社
半導体モジュールおよびその製造方法
19日前
富士電機株式会社
端子、端子の製造方法、及び、半導体装置
6日前
富士電機株式会社
情報処理装置、情報処理方法、及びプログラム
12日前
富士電機株式会社
半導体装置、半導体モジュールおよび製造方法
7日前
富士電機株式会社
燃料電池システム及び燃料電池ユニットの制御方法
19日前
富士電機株式会社
半導体モジュールおよび半導体モジュールの製造方法
13日前
富士電機株式会社
リニアモータ
6日前
富士電機株式会社
センサ評価装置、センサ評価システム、センサ評価方法およびセンサ評価プログラム
5日前
富士電機株式会社
半導体装置および半導体装置の製造方法
6日前
富士電機株式会社
半導体装置、放熱板及び半導体装置の製造方法
13日前
個人
静電モータ
19日前
株式会社ExH
接触ユニット
23日前
株式会社アイシン
車両用駆動装置
19日前
株式会社東光高岳
開閉装置
12日前
竹内工業株式会社
配線ダクト
13日前
トヨタ自動車株式会社
積層コア
19日前
株式会社豊田自動織機
回転電機のロータ
19日前
住友ベークライト株式会社
ロータ
6日前
日産自動車株式会社
ロータ
13日前
続きを見る
他の特許を見る