特許ウォッチ

公開番号2024180259
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2023223535
出願日2023-12-28
発明の名称電力変換装置
出願人富士電機株式会社
代理人個人,個人
主分類H02M 1/08 20060101AFI20241219BHJP(電力の発電,変換,配電)
要約【課題】同期整流素子の導通損失を低減する電力変換装置を提供する。
【解決手段】電力変換装置は、第1端子2vd及び第2端子2vsに接続される同期整流素子2vと、第1端子にカソードが電気的に接続されたダイオードDと、第2端子とダイオードDのアノードとの間に電気的に接続されたコンデンサCxと、コンデンサCXを充電する充電回路50と、コンデンサCxの電圧に基づいて、同期整流素子のゲートを駆動する駆動回路42と、を備える。
【選択図】図4
特許請求の範囲【請求項１】
第１端子及び第２端子に接続される第１整流素子と、前記第１整流素子にトランスの二次側巻線を介して直列に接続される第２同期整流素子とを含む整流回路と、
前記第１端子にカソードが電気的に接続されたダイオードと、
前記第２端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記第２同期整流素子のゲートを駆動する駆動回路と、を備える、電力変換装置。
続きを表示（約 1,900 文字）【請求項２】
前記駆動回路は、前記コンデンサの電圧が低下すると、前記第２同期整流素子のゲートをオンする、請求項１に記載の電力変換装置。
【請求項３】
前記駆動回路は、前記コンデンサの電圧が閾値電圧よりも低下すると、前記第２同期整流素子のゲートをオフからオンに切り替える、請求項２に記載の電力変換装置。
【請求項４】
前記整流回路は、第３端子及び第４端子に接続される第３整流素子と、前記第３整流素子に前記二次側巻線を介して直列に接続される第４同期整流素子とを含み、
前記第１整流素子と前記第４同期整流素子との間の接続点は、前記二次側巻線の第１端に電気的に接続され、前記第３整流素子と前記第２同期整流素子との間の接続点は、前記二次側巻線の第２端に電気的に接続され、
前記第３端子にカソードが電気的に接続された第２ダイオードと、
前記第４端子と前記第２ダイオードのアノードとの間に電気的に接続された第２コンデンサと、
前記第２コンデンサを充電する第２充電回路と、
前記第２コンデンサの電圧に基づいて、前記第４同期整流素子のゲートを駆動する第２駆動回路と、を備える、請求項１から３のいずれか一項に記載の電力変換装置。
【請求項５】
前記整流回路は、前記第１整流素子に並列に接続された第１同期整流素子を含み、
前記駆動回路は、前記コンデンサの電圧に基づいて、前記第１同期整流素子及び前記第２同期整流素子の各ゲートを駆動する、請求項１から３のいずれか一項に記載の電力変換装置。
【請求項６】
前記駆動回路は、前記コンデンサの電圧が低下すると、前記第１同期整流素子及び前記第２同期整流素子の各ゲートをオンし、前記各ゲートをオンした後、設定時間が経過すると、前記第１同期整流素子及び前記第２同期整流素子の各ゲートをオフする、請求項５に記載の電力変換装置。
【請求項７】
前記整流回路は、第３同期整流素子と、前記第３同期整流素子に前記二次側巻線を介して直列に接続される第４同期整流素子とを含み、
前記第１同期整流素子と前記第４同期整流素子との間の接続点は、前記二次側巻線の第１端に電気的に接続され、前記第３同期整流素子と前記第２同期整流素子との間の接続点は、前記二次側巻線の第２端に電気的に接続され、
前記駆動回路は、前記コンデンサの電圧に基づいて、前記第１同期整流素子、前記第２同期整流素子、前記第３同期整流素子及び前記第４同期整流素子の各ゲートを駆動する、請求項５に記載の電力変換装置。
【請求項８】
前記駆動回路は、前記コンデンサの電圧に基づいて、前記第１同期整流素子、前記第２同期整流素子、前記第３同期整流素子及び前記第４同期整流素子をオフするデッドタイムを挟んで、前記第１同期整流素子及び前記第２同期整流素子をオンしかつ前記第３同期整流素子及び前記第４同期整流素子をオフする期間と、前記第１同期整流素子及び前記第２同期整流素子をオフしかつ前記第３同期整流素子及び前記第４同期整流素子をオンする期間とを交互に繰り返す、請求項７に記載の電力変換装置。
【請求項９】
前記駆動回路は、
前記コンデンサの電圧低下を検出する検出回路と、
前記検出回路の出力信号を遅延させる遅延回路と、
前記遅延回路の出力信号を反転させる第１反転回路と、
前記検出回路の出力信号を反転させる第２反転回路と、
前記検出回路の出力信号と前記第１反転回路の出力信号に基づいて、前記第１同期整流素子のゲートを駆動する第１ゲート駆動回路と、
前記検出回路の出力信号と前記第１反転回路の出力信号に基づいて、前記第２同期整流素子のゲートを駆動する第２ゲート駆動回路と、
前記第２反転回路の出力信号と前記遅延回路の出力信号に基づいて、前記第３同期整流素子のゲートを駆動する第３ゲート駆動回路と、
前記第２反転回路の出力信号と前記遅延回路の出力信号に基づいて、前記第４同期整流素子のゲートを駆動する第４ゲート駆動回路と、を含む、請求項７に記載の電力変換装置。
【請求項１０】
第１端子及び第２端子に接続される同期整流素子と、
前記第１端子にカソードが電気的に接続されたダイオードと、
前記第２端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記同期整流素子のゲートを駆動する駆動回路と、を備える、電力変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、電力変換装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
同期整流用ＭＯＳＦＥＴのソースからドレインに向かって電流が流れる期間に、ＭＯＳＦＥＴのゲート・ソース間にゲート電圧を印加するための同期整流用ＭＯＳＦＥＴの制御回路が知られている。この制御回路は、第１の電流供給手段と、この電流供給手段の出力側にアノードが接続され、かつ、カソードがＭＯＳＦＥＴのドレインに接続された第１のダイオードと、このアノードとＭＯＳＦＥＴのソースとの間に接続された抵抗と、この抵抗の両端電圧と第１の基準電圧とを比較する電圧比較手段と、この電圧比較手段の出力信号を増幅してＭＯＳＦＥＴのゲート・ソース間にゲート電圧を印加するゲート駆動手段と、を備える。これにより、同期整流用ＭＯＳＦＥＴの導通損失の低減が図られている。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－３２９３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
同期整流用ＭＯＳＦＥＴ等の同期整流素子の導通損失の低減効果を高めることは、例えば、同期整流素子を備える電力変換装置の電力変換効率の更なる向上に貢献する。
【０００５】
本開示は、同期整流素子の導通損失を低減可能な電力変換装置を提供する。
【課題を解決するための手段】
【０００６】
本開示の第１態様の電力変換装置は、
第１端子と第２端子に接続される整流素子と、
前記第１端子にカソードが電気的に接続されたダイオードと、
前記第２端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記整流素子のゲートを駆動する駆動回路と、を備える。
【０００７】
本開示の第２態様の電力変換装置は、
第１端子及び第２端子に接続される第１整流素子と、前記第１整流素子にトランスの二次側巻線を介して直列に接続される第２同期整流素子とを含む整流回路と、
前記第１端子にカソードが電気的に接続されたダイオードと、
前記第２端子と前記ダイオードのアノードとの間に電気的に接続されたコンデンサと、
前記コンデンサを充電する充電回路と、
前記コンデンサの電圧に基づいて、前記第２同期整流素子のゲートを駆動する駆動回路と、を備える。
【発明の効果】
【０００８】
本開示の第１態様又は第２態様によれば、同期整流素子の導通損失を低減できる。
【図面の簡単な説明】
【０００９】
第１実施形態の電力変換装置の一構成例を示す図である。
第１実施形態の電力変換装置の一動作波形を示すタイミングチャートである。
第１実施形態の電力変換装置の二次側整流回路の一構成例を示す図である。
第１実施形態の二次側整流回路に含まれるＶ相駆動回路の一構成例を示す図である。
第１実施形態の二次側整流回路に含まれるＸ相駆動回路の一構成例を示す図である。
第１実施形態の二次側整流回路に含まれるＵ相またはＹ相駆動回路の一構成例を示す図である。
第１実施形態の二次側整流回路の一動作波形を示すタイミングチャートである。
Ｖ相同期整流素子のオン時の各電圧値を説明するための図である。
Ｖ相同期整流素子のオン時の各電圧値の挙動を説明するための図である。
Ｖ相同期整流素子のオフ時の各電圧値を説明するための図である。
Ｖ相同期整流素子のオフ時の各電圧値の挙動を説明するための図である。
閾値電圧Ｖｔｈの設定範囲を説明するための図である。
第２実施形態の電力変換装置の二次側整流回路の一構成例を示す図である。
第２実施形態の二次側整流回路に含まれるＸ相駆動回路の一構成例を示す図である。
第２実施形態の二次側整流回路に含まれるＹ相駆動回路の一構成例を示す図である。
第２実施形態の二次側整流回路の一動作波形を示すタイミングチャートである。
共振定数（Ｃ２及びＬ１）にばらつきがない場合の一動作波形を示すタイミングチャートである。
共振定数（Ｃ２及びＬ１）にばらつきがある場合の一動作波形を示すタイミングチャートである。
電力変換装置の二次側整流回路の一構成例を示す図である。
二次側整流回路に含まれるＶ相駆動回路の一構成例を示す図である。
遅延時間ｔｄｅｌａｙの調整前の電力変換装置の一動作波形を示すタイミングチャートである。
遅延時間ｔｄｅｌａｙの調整後の電力変換装置の一動作波形を示すタイミングチャートである。
遅延回路及び調整部の機能ブロック図である。
遅延回路及び調整部のシーケンスブロック図である。
図２４のシーケンスブロック図の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、本開示の実施形態について図面を参照して説明する。
（【００１１】以降は省略されています）

関連特許