TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024153185
公報種別公開特許公報(A)
公開日2024-10-29
出願番号2023066928
出願日2023-04-17
発明の名称電力変換装置
出願人株式会社豊田自動織機,国立大学法人九州大学
代理人個人,個人,個人,個人,個人
主分類H02M 1/08 20060101AFI20241022BHJP(電力の発電,変換,配電)
要約【課題】スイッチング速度を維持しつつ、損失を低減可能な電力変換装置を提供すること。
【解決手段】電力変換装置は、ゲートにゲート電圧Vgが印加されることによって主電流Isが流れるスイッチング素子11ulと、インダクタンス成分Lsを有し、主電流Isが流れる配線12ulと、直列に接続されたインダクタ31及びインダクタ32を含み、配線12ulと並列に接続されたトランス30と、スイッチング素子11ulを駆動するための外部指令電圧Vrefが印加される入力端子13aと、入力端子13aとゲートとの間に設けられたゲート抵抗33と、を備え、インダクタ31とインダクタ32との接続点CPは、制御基準電位に接続され、インダクタ31の極性は、インダクタ32の極性と同一方向である。
【選択図】図2
特許請求の範囲【請求項1】
制御端子と主電流が流れる第1電流端子及び第2電流端子とを有し、前記制御端子に電圧が印加されることによって前記主電流が流れるスイッチング素子と、
前記主電流が流れる配線であって、インダクタンス成分を有する配線と、
直列に接続された第1インダクタ及び第2インダクタを含み、前記配線と並列に接続されたトランスと、
前記スイッチング素子を駆動するための指令電圧が印加される入力端子と、
前記入力端子と前記制御端子との間に設けられた抵抗器と、
を備え、
前記第1インダクタと前記第2インダクタとの接続点は、制御基準電位に接続され、
前記第1インダクタの極性は、前記第2インダクタの極性と同一方向である、電力変換装置。
続きを表示(約 70 文字)【請求項2】
前記トランスのインダクタンスは、前記配線の前記インダクタンス成分よりも大きい、請求項1に記載の電力変換装置。

発明の詳細な説明【技術分野】
【0001】
本開示は、電力変換装置に関する。
続きを表示(約 1,600 文字)【背景技術】
【0002】
スイッチング損失の低減とサージ電圧又はサージ電流の低減との両立を図るために、ゲート電圧を制御するアクティブゲート制御が知られている。例えば、特許文献1には、エミッタインダクタンスにかかる電圧が抵抗分圧回路によって分割され、分割された電圧がゲートドライブ回路に印加される回路構成が記載されている。
【先行技術文献】
【特許文献】
【0003】
特表2015-503319号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1に記載の回路構成では、ゲート電流が流れる経路に抵抗分圧回路が設けられている。このため、抵抗分圧回路において損失が発生する。一方、抵抗分圧回路に含まれる抵抗器の抵抗値を上げるとゲート電流が減少するので、抵抗分圧回路における損失を低減することができる。しかしながら、ゲート電流が減少することにより、スイッチング速度が低下する。
【0005】
本開示は、スイッチング速度を維持しつつ、損失を低減可能な電力変換装置を説明する。
【課題を解決するための手段】
【0006】
本開示の一側面に係る電力変換装置は、制御端子と主電流が流れる第1電流端子及び第2電流端子とを有し、制御端子に電圧が印加されることによって主電流が流れるスイッチング素子と、主電流が流れる配線であって、インダクタンス成分を有する配線と、直列に接続された第1インダクタ及び第2インダクタを含み、配線と並列に接続されたトランスと、スイッチング素子を駆動するための指令電圧が印加される入力端子と、入力端子と制御端子との間に設けられた抵抗器と、を備える。第1インダクタと第2インダクタとの接続点は、制御基準電位に接続される。第1インダクタの極性は、第2インダクタの極性と同一方向である。
【0007】
この電力変換装置においては、主電流が流れる配線と並列にトランスが接続されている。このため、主電流が流れることによって配線のインダクタンス成分に逆起電圧が生じると、トランスにも同じ逆起電圧が生じる。トランスは、直列に接続された第1インダクタ及び第2インダクタを含むので、第1インダクタと第2インダクタとの巻数比に基づき逆起電圧が分圧される。第1インダクタと第2インダクタとの接続点は制御基準電位に接続されているので、第1インダクタに生じる電圧が制御基準電位に印加されることによって、制御端子に印加される電圧が調整される。このように、第1インダクタと第2インダクタとによって分圧回路が構成されるので、スイッチング素子の制御端子に流れる電流を減少することなく、分圧回路における損失を低減することができる。その結果、スイッチング速度を維持しつつ、損失を低減することが可能となる。
【0008】
トランスのインダクタンスは、配線のインダクタンス成分よりも大きくてもよい。この場合、主電流は主に配線に流れ、トランスには比較的小さい電流が流れる。したがって、トランスを小型化することができる。
【発明の効果】
【0009】
本開示によれば、スイッチング速度を維持しつつ、損失を低減することができる。
【図面の簡単な説明】
【0010】
図1は、一実施形態に係る電力変換装置の回路構成を示す図である。
図2は、図1に示されるスイッチング素子及びドライバ回路を模式的に示す回路図である。
図3は、ターンオフ時の動作を説明するための図である。
図4は、ターンオン時の動作を説明するための図である。
図5の(a)は、スイッチング素子及びトランスの実装例を示す図である。図5の(b)は、図5の(a)に示されるスイッチング素子の回路図である。
【発明を実施するための形態】
(【0011】以降は省略されています)

特許ウォッチbot のツイートを見る
この特許をJ-PlatPatで参照する
Flag Counter

関連特許