特許ウォッチ

公開番号2024151880
公報種別公開特許公報(A)
公開日2024-10-25
出願番号2023065650
出願日2023-04-13
発明の名称デルタシグマA/D変換器及び電池インピーダンス計測装置
出願人株式会社デンソー
代理人弁理士法人サトー
主分類H03M 3/02 20060101AFI20241018BHJP(基本電子回路)
要約【課題】オペアンプを使用せずとも積分器の出力信号を同じタイミングの値で加算する。
【解決手段】デルタシグマA/D変換器5は、、第1クロック信号φ1に従い入力電圧をサンプリングする第1積分器1、その正、負側入力端子及び正、負側出力端子とを、第1クロック信号に対して逆相となる第2クロック信号φ2に従い交互に入れ替えるチョッピング動作を行う入力側及び出力側チョッピングスイッチ12,14,15、第1積分器の後段に配置される第2積分器2、第2積分器の入力側に配置され、差動構成の一方の側において、第1積分器の出力信号を、第2クロック信号に従いサンプリングするサンプリング用容量素子及び加算用容量素子、第1、第2出力信号を、第2クロック信号の奇数番クロックφ2aに従いサンプリングする奇数減算用容量素子及び第2出力信号を、第2クロック信号の偶数番クロックφ2bに従いサンプリングする偶数減算用容量素子を備える。
【選択図】図1
特許請求の範囲【請求項１】
差動構成であり、第１クロック信号（φ１）に従い入力電圧をサンプリングする第１積分器（１）と、
この第１積分器の正側入力端子と負側入力端子、及び正側出力端子と負側出力端子とを、前記第１クロック信号に対して逆相となる第２クロック信号（φ２）に従い交互に入れ替えるチョッピング動作を行う入力側及び出力側チョッピングスイッチ（１２、１４，１５）と、
差動構成であり、前記第１積分器の後段に配置される第２積分器（２）と、
この第２積分器の入力側に配置され、
前記差動構成の一方の側において、
前記第１積分器の第１出力信号を、前記第２クロック信号に従いサンプリングするサンプリング用容量素子（Ｃｓ２）及び加算用容量素子（Ｃａｓ）と、
前記第１積分器の第２出力信号を、前記第２クロック信号の奇数番クロック（φ２ａ）に従いサンプリングする奇数減算用容量素子（Ｃａａ）と、
前記第２出力信号を、前記第２クロック信号の偶数番クロック（φ２ｂ）に従いサンプリングする偶数減算用容量素子（Ｃａｂ）と、を備え、
前記第１クロック信号の奇数番クロック（φ１ａ）に従い、前記サンプリング用容量素子、前記加算用容量素子、及び奇数減算用容量素子にサンプリングされた電荷を積分し、
前記第１クロック信号の偶数番クロック（φ１ｂ）に従い、前記サンプリング用容量素子、前記加算用容量素子、及び偶数減算用容量素子にサンプリングされた電荷を積分するように動作し、
前記差動構成の他方の側では、前記第１出力信号と前記第２出力信号とを入れ替えて、前記一方の側と同様の動作を行うデルタシグマＡ／Ｄ変換器。
続きを表示（約 140 文字）【請求項２】
請求項１記載のデルタシグマＡ／Ｄ変換器（５）を備え、
前記デルタシグマＡ／Ｄ変換器により二次電池（２３）の端子電圧及び当該二次電池に流れる電流を測定し、測定した端子電圧及び電流に基づいて前記二次電池のインピーダンスを計測する電池インピーダンス計測装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、デルタシグマ型のＡ／Ｄ変換器、及び当該Ａ／Ｄ変換器を用いた電池インピーダンス計測装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
例えば、特許文献１や、非特許文献１の図７には、ＣＩＦＦ（Cascade of Integrators with Feed-Forward summation）型のデルタシグマＡ／Ｄ変換器が開示されている。このＡ／Ｄ変換器は、第１及び第２積分器を備えると共に、加算を行うためのフォワードパスを有している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－１７１４８４号公報
【非特許文献】
【０００４】
A Single-Bit 2nd-Order CIFF Delta-Sigma Modulator for Precision Measurement of Battery Current,Gi-Gyeong,Bae,Ji-Min Cheon,(jkiiect)’20-6,Vol.13,No.3,http://dx.doi.org/10.17661/jkiiect.2020.13.3.184
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１の構成では、フォワード加算パスの値が、第１積分器における同じタイミングの値ではない、という問題がある。また、第２積分器でのサンプリングはフェーズ（１）で行われ、フォワード加算パスでのサンプリングはフェーズ（２）で行われる。第１積分器は、フェーズ（１）、（２）で同じ値になるため問題はないが、ノイズを低減するため、第１積分器の入力側でチョッピングを行うことを想定すると、同じタイミングの値にできない。その他、一般に、オペアンプを使用した加算器を備えることもあるが、その場合には、回路面積や消費電流の増大が問題となってしまう。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、第１積分器の入力側でチョッピングを行う構成において、オペアンプを使用せずとも第１積分器の出力信号を同じタイミングの値で加算できる機能を備えるデルタシグマＡ／Ｄ変換器、及び当該Ａ／Ｄ変換器を用いた電池インピーダンス計測装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載のデルタシグマＡ／Ｄ変換器によれば、差動構成の第１積分器（１）は、第１クロック信号（φ１）に従い入力電圧をサンプリングする。入力側及び出力側チョッピングスイッチ（１２，１４，１５）は、第１積分器の正側入力端子と負側入力端子、及び正側出力端子と負側出力端子とを、第１クロック信号に対して逆相となる第２クロック信号（φ２）に従い交互に入れ替えるチョッピング動作を行う。同じく差動構成の第２積分器（２）は、第１積分器の後段に配置される。
【０００８】
第２積分器の入力側で且つ差動構成の一方の側では、サンプリング用容量素子（Ｃｓ２）及び加算用容量素子（Ｃａｓ）が、第１積分器の第１出力信号を、第２クロック信号に従いサンプリングする。奇数減算用容量素子（Ｃａａ）は、第１積分器の第２出力信号を、第２クロック信号の奇数番クロック（φ２ａ）に従いサンプリングし、偶数減算用容量素子（Ｃａｂ）は、第２出力信号を、第２クロック信号の偶数番クロック（φ２ｂ）に従いサンプリングする。
【０００９】
そして、第１クロック信号の奇数番クロック（φ１ａ）に従い、サンプリング用容量素子、加算用容量素子、及び奇数減算用容量素子にサンプリングされた電荷を積分し、第１クロック信号の偶数番クロック（φ１ｂ）に従い、サンプリング用容量素子、加算用容量素子、及び偶数減算用容量素子にサンプリングされた電荷を積分するように動作する。差動構成の他方の側では、第１出力信号と第２出力信号とを入れ替えて、前記一方の側と同様の動作を行なう。
【００１０】
このように構成すれば、余分な消費電流を生じるオペアンプ等を備えた加算回路を備えずとも、第２積分器の入力側において、上記の動作により第１積分器の出力信号をサンプリングした電荷を、第１積分器と同じタイミングの値として加算することが可能になる。
（【００１１】以降は省略されています）

関連特許