特許ウォッチ

公開番号2024134956
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023045425
出願日2023-03-22
発明の名称光電変換装置及び光電変換システム
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H04N 25/70 20230101AFI20240927BHJP(電気通信技術)
要約【課題】1列の画素に対応して配された複数の信号線を含む光電変換装置において、各信号線に付随する寄生容量の影響を低減するための技術を提供する。
【解決手段】光電変換装置は、列をなすように配され、光電変換部で生成された電荷に基づく信号を各々が出力する複数の画素と、列に対応して設けられ、各々が複数の画素のうちの少なくとも1つに接続された複数の信号線と、複数の信号線に接続された列回路と、を有する。複数の信号線は第1信号線及び第2信号線を含み、第1信号線に付随する寄生容量の第1容量値は第2信号線に付随する寄生容量の第2容量値よりも大きく、列回路は第1容量値と第2容量値との差に起因する電位の静定時間の差を低減するように第1信号線における電位の変化を促進する高速化回路を有する。
【選択図】図3
特許請求の範囲【請求項１】
列をなすように配され、光電変換部で生成された電荷に基づく信号を各々が出力する複数の画素と、
前記列に対応して設けられ、各々が前記複数の画素のうちの少なくとも１つに接続された複数の信号線と、
前記複数の信号線に接続された列回路と、を有し、
前記複数の信号線は、第１信号線及び第２信号線を含み、前記第１信号線に付随する寄生容量の第１容量値は、前記第２信号線に付随する寄生容量の第２容量値よりも大きく、
前記列回路は、前記第１容量値と前記第２容量値との差に起因する電位の静定時間の差を低減するように、前記第１信号線における電位の変化を促進する高速化回路を有する
ことを特徴とする光電変換装置。
続きを表示（約 1,100 文字）【請求項２】
前記列回路は、前記複数の信号線に対応して設けられ、各々が対応する信号線に接続された前記画素に電流を供給する複数の電流源回路を有する
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記高速化回路は、前記第１信号線に接続された第１負性容量回路を有する
ことを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記複数の電流源回路の各々は、第１主ノードが対応する信号線に接続された第１トランジスタを有し、
前記第１負性容量回路は、前記第１信号線に接続された電流源回路の前記第１トランジスタの前記第１主ノードと第２主ノードとの間に接続されている
ことを特徴とする請求項３記載の光電変換装置。
【請求項５】
前記第１負性容量回路は、入力ノードが前記第１トランジスタの前記第１主ノードに接続されたアンプと、一方の端子が前記アンプの出力ノードに接続され、他方の端子が前記第１トランジスタの前記第２主ノードに接続された容量素子と、を有する
ことを特徴とする請求項４記載の光電変換装置。
【請求項６】
前記アンプは、ゲインを切り替え可能に構成されている
ことを特徴とする請求項５記載の光電変換装置。
【請求項７】
前記第１負性容量回路は、前記第１信号線に接続された電流源回路及び前記第１信号線から切り離し可能に構成されている
ことを特徴とする請求項４記載の光電変換装置。
【請求項８】
前記高速化回路は、前記第１信号線に隣接して平行に配された配線を有し、
前記第１信号線に接続された電流源回路は、第１主ノードが前記第１信号線に接続され、第２主ノードが前記配線に接続された第１トランジスタを有する
ことを特徴とする請求項２記載の光電変換装置。
【請求項９】
前記複数の電流源回路の各々は、前記第１トランジスタの前記第２主ノードと固定電圧ノードとの間に接続された第２トランジスタを更に有し、
前記第２トランジスタは電流源トランジスタであり、前記第１トランジスタはカスコードトランジスタである
ことを特徴とする請求項４乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記複数の電流源回路の各々は、前記第１トランジスタと固定電圧ノードとの間に接続された抵抗素子を更に有し、
前記第１トランジスタは電流源トランジスタである
ことを特徴とする請求項４乃至８のいずれか１項に記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置及び光電変換システムに関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
ＣＭＯＳイメージセンサなどの光電変換装置においては、動作速度の高速化を図る等の観点から画素信号が出力される信号線に付随する寄生容量の影響を抑制することが求められている。特許文献１には、信号線に負性容量回路を接続することにより信号線に付随する寄生容量の影響を低減するように構成した固体撮像素子が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－０３０００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術では、各列に配された信号線が複数の信号線を含む場合については特段の考慮はなされておらず、信号線に付随する寄生容量の影響を必ずしも適切に低減することはできなかった。
【０００５】
本発明の目的は、１列の画素に対応して複数の信号線が配された光電変換装置において、信号線に付随する寄生容量の影響を低減するための技術を提供することにある。
【課題を解決するための手段】
【０００６】
本明細書の一開示によれば、列をなすように配され、光電変換部で生成された電荷に基づく信号を各々が出力する複数の画素と、前記列に対応して設けられ、各々が前記複数の画素のうちの少なくとも１つに接続された複数の信号線と、前記複数の信号線に接続された列回路と、を有し、前記複数の信号線は、第１信号線及び第２信号線を含み、前記第１信号線に付随する寄生容量の第１容量値は、前記第２信号線に付随する寄生容量の第２容量値よりも大きく、前記列回路は、前記第１容量値と前記第２容量値との差に起因する電位の静定時間の差を低減するように、前記第１信号線における電位の変化を促進する高速化回路を有する光電変換装置が提供される。
【発明の効果】
【０００７】
本発明によれば、１列の画素に対応して配された複数の信号線を含む光電変換装置において、信号線に付随する寄生容量の影響を低減することができる。
【図面の簡単な説明】
【０００８】
本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。
本発明の第１実施形態による光電変換装置における画素の構成例を示す回路図である。
本発明の第１実施形態による光電変換装置における列回路の構成例を示す回路図である。
本発明の第１実施形態による光電変換装置における電流源回路の他の構成例を示す回路図である。
本発明の第１実施形態による光電変換装置におけるバイアス回路の構成例を示す回路図である。
本発明の第１実施形態による光電変換装置におけるバイアス回路の他の構成例を示す回路図である。
本発明の第１実施形態による光電変換装置における負性容量回路のアンプの構成例を示す回路図である。
本発明の第１実施形態による光電変換装置の構成例を示す模式図である。
本発明の第１実施形態による光電変換装置の駆動方法を示すタイミング図である。
本発明の第１実施形態による光電変換装置における信号線及び配線の配置例を示す図である。
本発明の第１実施形態による光電変換装置における信号線及び配線の他の配置例を示す断面図である。
本発明の第２実施形態による光電変換装置における列回路の構成例を示す回路図である。
本発明の第２実施形態による光電変換装置の駆動方法を示すタイミング図である。
本発明の第３実施形態による光電変換装置における列回路の構成例を示す回路図である。
本発明の第４実施形態による光電変換装置における列回路の構成例を示す回路図である。
本発明の第５実施形態による光電変換装置における列回路の構成例を示す回路図である。
本発明の第５実施形態による光電変換装置における容量素子の構成例を示す断面図である。
本発明の第５実施形態による光電変換装置の他の構成例を示す回路図である。
本発明の第５実施形態による光電変換装置における負性容量回路のアンプの構成例を示す回路図である。
本発明の第５実施形態による光電変換装置における電流源回路及び負性容量回路のレイアウト例を示す概略図（その１）である。
本発明の第５実施形態による光電変換装置における電流源回路及び負性容量回路のレイアウト例を示す概略図（その２）である。
本発明の第６実施形態による光電変換装置の構成例を示す模式図である。
本発明の第７実施形態による光電変換装置の構成例を示す模式図である。
本発明の第８実施形態による光電変換装置の構成例を示す回路図である。
本発明の第８実施形態による光電変換装置における信号線及び配線の配置例を示す図である。
本発明の第８実施形態による光電変換装置の他の構成例を示す回路図（その１）である。
本発明の第８実施形態による光電変換装置の他の構成例を示す回路図（その２）である。
本発明の第９実施形態による光電変換装置の構成例を示す回路図である。
本発明の第９実施形態による光電変換装置の他の構成例を示す回路図（その１）である。
本発明の第９実施形態による光電変換装置における信号線及び配線の配置例を示す図である。
本発明の第９実施形態による光電変換装置の他の構成例を示す回路図（その２）である。
本発明の実施形態の変形例による光電変換装置における画素の構成例を示す回路図である。
本発明の実施形態の変形例による光電変換装置における電流源回路の構成例を示す回路図である。
本発明の実施形態の変形例による光電変換装置における列回路の構成例を示す回路図である。
本発明の第１０実施形態による光電変換システムの概略構成を示すブロック図である。
本発明の第１１実施形態による光電変換システム及び移動体の構成例を示す図である。
本発明の第１２実施形態による機器の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図１１を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。図４は、本実施形態による光電変換装置における電流源回路の他の構成例を示す回路図である。図５は、本実施形態による光電変換装置におけるバイアス回路の構成例を示す回路図である。図６は、本実施形態による光電変換装置におけるバイアス回路の他の構成例を示す回路図である。図７は本実施形態による光電変換装置における負性容量回路のアンプの構成例を示す回路図である。図８は、本実施形態による光電変換装置の構成例を示す模式図である。図９は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図１０及び図１１は、本実施形態による光電変換装置における信号線及び配線の配置例を示す図である。
【００１０】
本実施形態による光電変換装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路２０と、バイアス回路３０Ａ，３０Ｂと、読み出し回路４０Ａ，４０Ｂと、参照信号生成回路４８Ａ，４８Ｂと、カウンタ回路５８Ａ，５８Ｂと、を有する。また、光電変換装置１００は、水平走査回路７０Ａ，７０Ｂと、出力回路８０Ａ，８０Ｂと、制御回路９０と、を更に有する。
（【００１１】以降は省略されています）

関連特許