特許ウォッチ

公開番号2024129514
公報種別公開特許公報(A)
公開日2024-09-27
出願番号2023038765
出願日2023-03-13
発明の名称プロセッサモジュール、制御方法及び制御プログラム
出願人横河電機株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 11/16 20060101AFI20240919BHJP(計算;計数)
要約【課題】プロセッサの多重化に伴う部品数の増加を抑止すること。
【解決手段】実施形態のプロセッサモジュール10は、プロセッサ111と、プロセッサ111と同じ演算を行うプロセッサ112と、プロセッサ111の演算によって得られた第1のデータが書き込まれるメインメモリ121と、プロセッサ112の演算によって得られた第2のデータが書き込まれるメインメモリ122と、第1のデータと第2のデータが同じである場合に、第1のデータ又は第2のデータのチェックビットが書き込まれるメインメモリ141と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
第１のプロセッサと、
前記第１のプロセッサと同じ演算を行う第２のプロセッサと、
前記第１のプロセッサの演算によって得られた第１のデータが書き込まれる第１のメモリと、
前記第２のプロセッサの演算によって得られた第２のデータが書き込まれる第２のメモリと、
前記第１のデータと前記第２のデータが同じである場合に、前記第１のデータのチェックビット又は前記第２のデータのチェックビットが書き込まれる第３のメモリと、
を有することを特徴とするプロセッサモジュール。
続きを表示（約 1,200 文字）【請求項２】
前記第１のデータのチェックビットを計算する第１のインタフェースコントローラと、
前記第２のデータのチェックビットを計算する第２のインタフェースコントローラと、
をさらに有し、
前記第３のメモリは、前記第１のインタフェースコントローラ及び前記第２のインタフェースコントローラと接続されることを特徴とする請求項１に記載のプロセッサモジュール。
【請求項３】
前記第１のデータのチェックビットを計算する第１のインタフェースコントローラと、
前記第２のデータのチェックビットを計算する第２のインタフェースコントローラと、
をさらに有し、
前記第３のメモリは、前記第１のインタフェースコントローラと前記第２のインタフェースコントローラのうち、前記第１のインタフェースコントローラのみと接続されることを特徴とする請求項１に記載のプロセッサモジュール。
【請求項４】
前記第３のメモリは、前記第１のデータが書き込まれる前記第１のメモリのアドレスのチェックビットがさらに書き込まれることを特徴とする請求項３に記載のプロセッサモジュール。
【請求項５】
第１のプロセッサと、
前記第１のプロセッサと同じ演算を行う第２のプロセッサと、
前記第１のプロセッサの演算によって得られた第１のデータが書き込まれる第１のメモリと、
前記第２のプロセッサの演算によって得られた第２のデータが書き込まれる第２のメモリと、
第３のメモリと、
を有するプロセッサモジュールを制御するコントローラが、
前記第１のデータのチェックビット及び前記第２のデータのチェックビットを計算し、
前記第１のデータのチェックビットと前記第２のデータのチェックビットが一致する場合、前記第１のデータのチェックビット又は前記第２のデータのチェックビットを前記第３のメモリに書き込む
ことを特徴とする制御方法。
【請求項６】
第１のプロセッサと、
前記第１のプロセッサと同じ演算を行う第２のプロセッサと、
前記第１のプロセッサの演算によって得られた第１のデータが書き込まれる第１のメモリと、
前記第２のプロセッサの演算によって得られた第２のデータが書き込まれる第２のメモリと、
第３のメモリと、
を有するプロセッサモジュールを制御するコントローラに、
前記第１のデータのチェックビット及び前記第２のデータのチェックビットを計算し、
前記第１のデータのチェックビットと前記第２のデータのチェックビットが一致する場合、前記第１のデータのチェックビット又は前記第２のデータのチェックビットを前記第３のメモリに書き込む
処理を実行させることを特徴とする制御プログラム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、プロセッサモジュール、制御方法及び制御プログラムに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、システムの安全性を高めるために、コンピュータのプロセッサを多重化する技術が知られている。例えば、演算のエラーを検出するためにプロセッサが二重化された装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－０５８９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術には、プロセッサの多重化に伴う部品数の増加を抑止できない場合があるという問題がある。
【０００５】
例えば、従来の技術では、２つのプロセッサでシステムを構成する場合、１つのプロセッサでシステムを構成する場合と比べて、メモリ等の部品の数が少なくとも２倍になる。
【０００６】
一つの側面では、プロセッサの多重化に伴う部品数の増加を抑止することを目的とする。
【課題を解決するための手段】
【０００７】
一側面に係るプロセッサモジュールは、第１のプロセッサと、前記第１のプロセッサと同じ演算を行う第２のプロセッサと、前記第１のプロセッサの演算によって得られた第１のデータが書き込まれる第１のメモリと、前記第２のプロセッサの演算によって得られた第２のデータが書き込まれる第２のメモリと、前記第１のデータと前記第２のデータが同じである場合に、前記第１のデータのチェックビット又は前記第２のデータのチェックビットが書き込まれる第３のメモリと、を有することを特徴とする。
【０００８】
一側面に係る制御方法は、第１のプロセッサと、前記第１のプロセッサと同じ演算を行う第２のプロセッサと、前記第１のプロセッサの演算によって得られた第１のデータが書き込まれる第１のメモリと、前記第２のプロセッサの演算によって得られた第２のデータが書き込まれる第２のメモリと、第３のメモリと、を有するプロセッサモジュールを制御するコントローラが、前記第１のデータのチェックビット及び前記第２のデータのチェックビットを計算し、前記第１のデータのチェックビットと前記第２のデータのチェックビットが一致する場合、前記第１のデータのチェックビット又は前記第２のデータのチェックビットを前記第３のメモリに書き込むことを特徴とする。
【０００９】
一側面に係る制御プログラムは、第１のプロセッサと、前記第１のプロセッサと同じ演算を行う第２のプロセッサと、前記第１のプロセッサの演算によって得られた第１のデータが書き込まれる第１のメモリと、前記第２のプロセッサの演算によって得られた第２のデータが書き込まれる第２のメモリと、第３のメモリと、を有するプロセッサモジュールを制御するコントローラに、前記第１のデータのチェックビット及び前記第２のデータのチェックビットを計算し、前記第１のデータのチェックビットと前記第２のデータのチェックビットが一致する場合、前記第１のデータのチェックビット又は前記第２のデータのチェックビットを前記第３のメモリに書き込む処理を実行させることを特徴とする。
【発明の効果】
【００１０】
一実施形態によれば、プロセッサの多重化に伴う部品数の増加を抑止することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許