TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024126432
公報種別公開特許公報(A)
公開日2024-09-20
出願番号2023034805
出願日2023-03-07
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H01L 25/07 20060101AFI20240912BHJP(基本的電気素子)
要約【課題】スペーサを用いることなく、半導体チップをより適切に配置することができる半導体装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体装置は、基板と、第1半導体チップと、第2半導体チップと、を備える。基板は、第1面を有する。第1半導体チップは、基板に対向する第2面と、第2面とは反対側の第3面と、を有し、第1面に設けられる。第2半導体チップは、第1面に設けられる。第1面に略垂直な第1方向から見て、第2半導体チップ側における第2面の外縁は、第3面の外縁よりも内側にある。第1方向から見て、第1半導体チップ側における第2半導体チップの少なくとも一部は、第3面と重なる。
【選択図】図1
特許請求の範囲【請求項1】
第1面を有する基板と、
前記基板に対向する第2面と、前記第2面とは反対側の第3面と、を有し、前記第1面に設けられる第1半導体チップと、
前記第1面に設けられる第2半導体チップと、
を備え、
前記第1面に略垂直な第1方向から見て、前記第2半導体チップ側における前記第2面の外縁は、前記第3面の外縁よりも内側にあり、
前記第1方向から見て、前記第1半導体チップ側における前記第2半導体チップの少なくとも一部は、前記第3面と重なる、半導体装置。
続きを表示(約 1,200 文字)【請求項2】
前期第1半導体チップは、前記第2面と前記第3面との間にある側面と、前記第2面と、が交差する角部に設けられる第1切り欠き部をさらに有し、
前記第1方向から見て、前記第1半導体チップ側における前記第2半導体チップの少なくとも一部は、前記第1切り欠き部の切り欠き面と重なる、請求項1に記載の半導体装置。
【請求項3】
前記第1半導体チップを覆う樹脂層をさらに備え、
前記切り欠き面は、前記樹脂層と接する、請求項2に記載の半導体装置。
【請求項4】
前記第2半導体チップは、
前記基板に対向する第4面と、
前記第4面とは反対側の第5面と、
を有し、
前記第1方向から見て、前記第1半導体チップ側における前記第4面の少なくとも一部は、前記第3面と重なる、請求項1に記載の半導体装置。
【請求項5】
前記第1方向から見て、前記第1半導体チップ側における前記第5面の外縁は、前記第4面の外縁よりも内側にある、請求項4に記載の半導体装置。
【請求項6】
前記第2半導体チップは、前記第4面と前記第5面との間にある側面と、前記第5面と、が交差する角部に設けられる第2切り欠き部をさらに有し、
前記第1方向から見て、前記第2切り欠き部の切り欠き面の少なくとも一部は、前記第1半導体チップと重なる、請求項5に記載の半導体装置。
【請求項7】
前記基板に対向する第6面と、前記第6面とは反対側の第7面と、を有し、前記第1面に設けられる第3半導体チップをさらに備え、
前記第1方向から見て、前記第2半導体チップ側における前記第6面の外縁は、前記第7面の外縁よりも内側にあり、
前記第1方向から見て、前記第3半導体チップ側における前記第2半導体チップの少なくとも一部は、前記第7面と重なる、請求項1に記載の半導体装置。
【請求項8】
前記第1半導体チップ上に設けられる第4半導体チップをさらに備え、
前記第2半導体チップ側における前記第3面からの前記第1半導体チップの厚さは、所定厚さ以上である、請求項1に記載の半導体装置。
【請求項9】
前記第1半導体チップ上に設けられる第4半導体チップをさらに備え、
前記第4半導体チップは、
前記第1半導体チップに対向する第8面と、
前記第8面とは反対側の第9面と、
を有し、
前記第1方向から見て、前記第8面の外縁は、前記第9面の外縁と略重なる、請求項1に記載の半導体装置。
【請求項10】
前記基板と前記第1半導体チップとの間に設けられる接着層をさらに備え、
前記第2半導体チップの位置よりも上に位置する前記接着層は、前記第1方向から見て、前記第2半導体チップよりも外側にある、請求項1に記載の半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本実施形態は、半導体装置およびその製造方法に関する。
続きを表示(約 2,300 文字)【背景技術】
【0002】
半導体装置のパッケージ構造において、基板上にスペーサチップが設けられ、スペーサチップ上にメモリチップの積層体が設けられる場合がある。この場合、必要なパッケージサイズを小さくするように、基板上にコントローラチップが配置される。
【0003】
しかし、スペーサチップを用いるため組み立てコストが高くなり、また、工程数が増加してしまう。
【先行技術文献】
【特許文献】
【0004】
特開2009-26843号公報
特開2019-161007号公報
特開2022-49485号公報
特許第5184951号公報
特開2020-21908号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
スペーサを用いることなく、半導体チップをより適切に配置することができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【0006】
本実施形態による半導体装置は、基板と、第1半導体チップと、第2半導体チップと、を備える。基板は、第1面を有する。第1半導体チップは、基板に対向する第2面と、第2面とは反対側の第3面と、を有し、第1面に設けられる。第2半導体チップは、第1面に設けられる。第1面に略垂直な第1方向から見て、第2半導体チップ側における第2面の外縁は、第3面の外縁よりも内側にある。第1方向から見て、第1半導体チップ側における第2半導体チップの少なくとも一部は、第3面と重なる。
【図面の簡単な説明】
【0007】
第1実施形態による半導体装置の構成の一例を示す断面図である。
第1実施形態による半導体装置の構成の一例を示す平面図である。
第1実施形態による半導体装置の構成の一例を示す断面図である。
第1実施形態による半導体装置の製造方法の一例を示す図である。
図4Aに続く、半導体装置の製造方法の一例を示す図である。
図4Bに続く、半導体装置の製造方法の一例を示す図である。
図4Cに続く、半導体装置の製造方法の一例を示す図である。
図4Dに続く、半導体装置の製造方法の一例を示す図である。
図4Eに続く、半導体装置の製造方法の一例を示す図である。
図4Fに続く、半導体装置の製造方法の一例を示す図である。
第1実施形態による半導体装置の製造方法の一例を示す図である。
第1実施形態による半導体装置の製造方法の一例を示す図である。
第1実施形態による半導体装置の製造方法の一例を示す図である。
比較例による半導体装置の構成の一例を示す断面図である。
第2実施形態による半導体装置の構成の一例を示す断面図である。
第3実施形態による半導体装置の構成の一例を示す断面図である。
第3実施形態による半導体装置の製造方法の一例を示す断面図である。
図11Aに続く、半導体装置の製造方法の一例を示す図である。
図11Bに続く、半導体装置の製造方法の一例を示す図である。
図11Cに続く、半導体装置の製造方法の一例を示す図である。
図11Dに続く、半導体装置の製造方法の一例を示す図である。
第3実施形態の変形例による半導体装置の製造方法の一例を示す断面図である。
図12Aに続く、半導体装置の製造方法の一例を示す図である。
図12Bに続く、半導体装置の製造方法の一例を示す図である。
第4実施形態による半導体装置の構成の一例を示す断面図である。
第5実施形態による半導体装置の構成の一例を示す断面図である。
第6実施形態による半導体装置の構成の一例を示す断面図である。
第7実施形態による半導体装置の構成の一例を示す断面図である。
第8実施形態による半導体装置の構成の一例を示す断面図である。
第9実施形態による半導体装置の構成の一例を示す断面図である。
第10実施形態による半導体装置の構成の一例を示す断面図である。
第11実施形態による半導体装置の構成の一例を示す断面図である。
第12実施形態による半導体装置の構成の一例を示す断面図である。
第13実施形態による半導体装置の構成の一例を示す断面図である。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0009】
(第1実施形態)
図1は、第1実施形態による半導体装置1の構成の一例を示す断面図である。図2は、第1実施形態による半導体装置1の構成の一例を示す平面図である。図2のA-A線は、断面図である図1に対応する断面を示す。
【0010】
半導体装置1は、配線基板10と、積層体S1、S2と、半導体チップ40と、ボンディングワイヤ81、82と、封止樹脂91とを備えている。半導体装置1は、例えば、NAND型フラッシュメモリのパッケージである。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許