特許ウォッチ

公開番号2024124763
公報種別公開特許公報(A)
公開日2024-09-13
出願番号2023032661
出願日2023-03-03
発明の名称制御回路及び非接触給電装置
出願人ローム株式会社,国立大学法人東京大学
代理人弁理士法人佐野特許事務所
主分類H02J 50/12 20160101AFI20240906BHJP(電力の発電,変換,配電)
要約【課題】n相インバータで発生する非給電負荷に流れる電流を抑制することができる制御回路を提供する。
【解決手段】制御回路(20)は、n個のハーフブリッジ回路(HB1～HB3)が並列に接続されたn相インバータ(30)を制御するように構成されている。nは3以上の整数である。前記制御回路は、フルブリッジ回路として動作させない少なくとも一つの前記ハーフブリッジ回路の全て又は一部に、前記フルブリッジ回路の動作周期からデッドタイムが除かれた期間の半分よりも短いパルス幅を有する短パルススイッチング駆動信号を供給するように構成されている。
【選択図】図1
特許請求の範囲【請求項１】
ｎ個のハーフブリッジ回路が並列に接続されたｎ相インバータを制御するように構成された制御回路であって、
ｎは３以上の整数であり、
フルブリッジ回路として動作させない少なくとも一つの前記ハーフブリッジ回路の全て又は一部に、前記フルブリッジ回路の動作周期からデッドタイムが除かれた期間の半分よりも短いパルス幅を有する短パルススイッチング駆動信号を供給するように構成されている、制御回路。
続きを表示（約 1,900 文字）【請求項２】
ｎ個の前記ハーフブリッジ回路に含まれる第１ハーフブリッジ回路及び第２ハーフブリッジ回路を前記フルブリッジ回路として動作させ、
前記第１ハーフブリッジ回路及び前記第２ハーフブリッジ回路にスイッチング駆動信号を供給し、
前記短パルススイッチング駆動信号によるスイッチングのターンオンは、前記スイッチング駆動信号によるスイッチングのターンオンと同じタイミングである、請求項１に記載の制御回路。
【請求項３】
ｎ個の前記ハーフブリッジ回路に含まれる第３ハーフブリッジ回路の中間ノードは、前記第１ハーフブリッジ回路の中間ノードと前記第２ハーフブリッジ回路の中間ノードとを繋ぐ第１負荷経路を経由せずに、前記第１負荷経路以外の少なくとも一つの負荷経路を経由して前記第１ハーフブリッジ回路の中間ノードに繋がり、
前記第１ハーフブリッジ回路の上側スイッチング素子のターンオンと同じタイミングで前記第３ハーフブリッジ回路の上側スイッチング素子をターンオンさせるように構成されている、請求項２に記載の制御回路。
【請求項４】
ｎ個の前記ハーフブリッジ回路に含まれる第３ハーフブリッジ回路の中間ノードは、前記第１ハーフブリッジ回路の中間ノードと前記第２ハーフブリッジ回路の中間ノードとを繋ぐ第１負荷経路を経由せずに、前記第１負荷経路以外の少なくとも一つの負荷経路を経由して前記第１ハーフブリッジ回路の中間ノードに繋がり、
前記第１ハーフブリッジ回路の下側スイッチング素子のターンオンと同じタイミングで前記第３ハーフブリッジ回路の下側スイッチング素子をターンオンさせるように構成されている、請求項２に記載の制御回路。
【請求項５】
ｎ個の前記ハーフブリッジ回路に含まれる第４ハーフブリッジ回路の中間ノードは、前記第１ハーフブリッジ回路の中間ノードと前記第２ハーフブリッジ回路の中間ノードとを繋ぐ第１負荷経路を経由せずに、前記第１負荷経路以外の少なくとも一つの負荷経路を経由して前記第２ハーフブリッジ回路の中間ノードに繋がり、
前記第２ハーフブリッジ回路の上側スイッチング素子のターンオンと同じタイミングで前記第４ハーフブリッジ回路の上側スイッチング素子をターンオンさせるように構成されている、請求項３に記載の制御回路。
【請求項６】
ｎ個の前記ハーフブリッジ回路に含まれる第４ハーフブリッジ回路の中間ノードは、前記第１ハーフブリッジ回路の中間ノードと前記第２ハーフブリッジ回路の中間ノードとを繋ぐ第１負荷経路を経由せずに、前記第１負荷経路以外の少なくとも一つの負荷経路を経由して前記第２ハーフブリッジ回路の中間ノードに繋がり、
前記第２ハーフブリッジ回路の下側スイッチング素子のターンオンと同じタイミングで前記第４ハーフブリッジ回路の下側スイッチング素子をターンオンさせるように構成されている、請求項４に記載の制御回路。
【請求項７】
前記第３ハーフブリッジ回路が複数あり、
全ての前記第３ハーフブリッジ回路に前記短パルススイッチング駆動信号を供給するように構成されている、請求項３に記載の制御回路。
【請求項８】
前記第３ハーフブリッジ回路が複数あり、
中間ノードが前記第１負荷経路以外の所定数未満の負荷経路を経由して前記第１ハーフブリッジ回路の中間ノードに繋がる前記第３ハーフブリッジ回路に前記短パルススイッチング駆動信号を供給せず、
中間ノードが前記第１負荷経路以外の所定数以上の負荷経路を経由して前記第１ハーフブリッジ回路の中間ノードに繋がる前記第３ハーフブリッジ回路に前記短パルススイッチング駆動信号を供給するように構成されている、請求項３に記載の制御回路。
【請求項９】
前記パルス幅の時間は、前記ハーフブリッジ回路に含まれ、前記短パルススイッチング駆動信号が供給されるトランジスタの空乏層容量を満充電するために要する時間の９０％以上１０００％以下の範囲内である、請求項１に記載の制御回路。
【請求項１０】
前記短パルススイッチング駆動信号の供給がない場合に対して、前記ｎ相インバータに接続されるｎ－１個のコイルのうち、前記フルブリッジ回路による給電がないコイルに流れる電流を１／５以下に抑制するように構成されている、請求項１に記載の制御回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、制御回路及び非接触給電装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、複数のコイルを備える非接触給電装置が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－７８７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のコイルを備える非接触給電装置の中には、ｎ相インバータと、当該ｎ相インバータに接続されるｎ－１個のコイルと、を備える構成のものがある。
【０００５】
ｎ相インバータと、当該ｎ相インバータに接続されるｎ－１個のコイルと、を備える非接触給電装置では、ｎ－１個のコイル同士が常に電気的に接続されているため、フルブリッジ回路による給電がないコイル（非給電負荷）に電流（待機電流）が流れる。この待機電流が大きいほど、非接触給電装置の効率は悪化する。
【課題を解決するための手段】
【０００６】
本明細書中に開示されている制御回路は、ｎ個のハーフブリッジ回路が並列に接続されたｎ相インバータを制御するように構成された制御回路である。ｎは３以上の整数である。前記制御回路は、フルブリッジ回路として動作させない少なくとも一つの前記ハーフブリッジ回路の全て又は一部に、前記フルブリッジ回路の動作周期の半分よりも短いパルス幅を有する短パルススイッチング駆動信号を供給するように構成されている。
【０００７】
本明細書中に開示されている非接触給電装置は、前記制御回路と、前記ｎ相インバータと、前記ｎ相インバータに接続されるｎ－１個のコイルと、を備える。
【発明の効果】
【０００８】
本明細書中に開示されている発明によれば、ｎ相インバータで発生する非給電負荷に流れる電流を抑制することができる。
【図面の簡単な説明】
【０００９】
図１は、例示的な実施形態に係る非接触給電装置の構成を示す図である。
図２は、制御回路の制御動作の一例を示すタイミングチャートである。
図３は、制御回路の制御動作の第１比較例を示すタイミングチャートである。
図４は、制御回路の制御動作の第２比較例を示すタイミングチャートである。
図５は、非接触給電装置の変形例を示す図である。
図６は、変形例における制御回路の制御動作の一例を示すタイミングチャートである。
図７は、変形例における制御回路の制御動作の他の例を示すタイミングチャートである。
図８は、変形例における制御回路の制御動作の更に他の例を示すタイミングチャートである。
図９は、変形例における制御回路の制御動作の更に他の例を示すタイミングチャートである。
【発明を実施するための形態】
【００１０】
本明細書において、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）とは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなる電界効果トランジスタをいう。つまり、ＭＯＳ電界効果トランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。
（【００１１】以降は省略されています）

関連特許