特許ウォッチ

公開番号2024107868
公報種別公開特許公報(A)
公開日2024-08-09
出願番号2023012029
出願日2023-01-30
発明の名称半導体装置
出願人株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H01L 29/739 20060101AFI20240802BHJP(基本的電気素子)
要約【課題】静耐圧検査時における素子破壊を抑制する技術を提供する。
【解決手段】半導体装置1の半導体基板10は、素子領域10Aと周辺領域10Bの境界に設けられているディープ領域15と、周辺領域10Bに設けられているとともにディープ領域15よりも浅いリサーフ領域16と、リサーフ領域16から下方に向けて突出して設けられている局所領域17と、有する。局所領域17は、ディープ領域15から離れて配置されており、その底面がディープ領域15よりも深い位置にある。
【選択図】図2
特許請求の範囲【請求項１】
デバイス構造が形成されている素子領域（１０Ａ）と、前記素子領域の周囲に設けられている周辺領域（１０Ｂ）と、を有する半導体基板（１０）と、
前記半導体基板の上面に設けられている上部電極（２２）と、
前記半導体基板の下面に設けられている下部電極（２４）と、を備えており、
前記半導体基板は、
前記素子領域と前記周辺領域に設けられている第１導電型のドリフト領域（１２）と、
前記素子領域と前記周辺領域の境界に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のディープ領域（１５）と、
前記周辺領域に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のリサーフ領域（１６）であって、前記ディープ領域から延びており、前記ディープ領域よりも浅い、リサーフ領域と、
前記リサーフ領域の底面から下方に向けて突出して設けられている第２導電型の局所領域（１７）であって、前記ディープ領域から離れて配置されており、その底面が前記ディープ領域よりも深い位置にある、局所領域と、を有する、半導体装置。
続きを表示（約 260 文字）【請求項２】
前記ディープ領域と前記局所領域の間の間隔は、前記半導体基板の厚さ以上である、請求項１に記載の半導体装置。
【請求項３】
前記局所領域は、前記素子領域から離れる向きに観測したときに、前記リサーフ領域の中心位置よりも外側に配置されている、請求項１に記載の半導体装置。
【請求項４】
複数の前記局所領域が設けられている、請求項１に記載の半導体装置。
【請求項５】
隣り合う前記局所領域間の間隔は、前記半導体基板の厚さ以下である、請求項４に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
特許文献１は、素子領域と周辺領域を有する半導体基板を備えた半導体装置を開示する。この半導体装置では、素子領域に逆導通ＩＧＢＴ構造が形成されており、周辺領域にｐ型のリサーフ領域が形成されている。また、素子領域と周辺領域の境界にリサーフ領域よりも深く形成されたｐ型のディープ領域が設けられている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１５３６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ｐ型のディープ領域とｐ型のリサーフ領域を有する半導体装置では、静耐圧を検査するときに、ブレークダウン後の負性抵抗領域においてディープ領域で電界が集中することが知られている。このような電界集中は、静耐圧検査時における素子破壊の原因となり、静耐圧検査性を悪化させてしまうことが分かってきた。本明細書は、静耐圧検査時における素子破壊を抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、デバイス構造が形成されている素子領域（１０Ａ）と、前記素子領域の周囲に設けられている周辺領域（１０Ｂ）と、を有する半導体基板（１０）と、前記半導体基板の上面に設けられている上部電極（２２）と、前記半導体基板の下面に設けられている下部電極（２４）と、を備えていてもよい。ここで、デバイス構造は、特定機能を発揮するために前記半導体基板に形成される構造のことをいう。デバイス構造は、特に限定されるものではないが、例えばスイッチング機能を発揮するためのＩＧＢＴ構造もしくはＭＯＳＦＥＴ構造、整流機能を発揮するためのダイオード構造、又は、これらの組み合わせ構造であってもよい。前記半導体基板は、前記素子領域と前記周辺領域に設けられている第１導電型のドリフト領域（１２）と、前記素子領域と前記周辺領域の境界に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のディープ領域（１５）と、前記周辺領域に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のリサーフ領域（１６）であって、前記ディープ領域から延びており、前記ディープ領域よりも浅い、リサーフ領域と、前記リサーフ領域の底面から下方に向けて突出して設けられている第２導電型の局所領域（１７）であって、前記ディープ領域から離れて配置されており、その底面が前記ディープ領域よりも深い位置にある、局所領域と、を有していてもよい。
【０００６】
上記半導体装置では、前記リサーフ領域の底面から下方に向けて突出するように前記ディープ領域よりも深い前記局所領域が設けられている。このような前記局所領域は、静耐圧検査時に電界を負担することができる。このため、静耐圧検査時において前記ディープ領域の電界集中が緩和される。この結果、上記半導体装置では、静耐圧検査時における素子破壊が抑制される。
【図面の簡単な説明】
【０００７】
半導体装置の平面図を模式的に示す。
半導体装置の要部断面図であって、図１のII-II線に対応した要部断面図を模式的に示す。
半導体装置の要部拡大断面図であって、半導体基板の周辺領域の要部拡大断面図を模式的に示す。
【発明を実施するための形態】
【０００８】
以下、図面を参照し、本実施形態の半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し形成されている構造については、その一部のみに符号を付することができる。
【０００９】
図１に示す半導体装置１は、半導体基板１０を有している。半導体基板１０の材料は、特に限定されるものではないが、例えばシリコン、炭化珪素又は窒化物半導体であってもよい。半導体基板１０の上面１０ａには、２つの上部電極２２と、複数の信号電極２６と、が設けられている。なお、２つの上部電極２２に代えて、１つの上部電極２２が半導体基板１０の上面１０ａに設けられていてもよい。複数の信号電極２６の各々は、ゲート信号及び各種のセンサ信号を入出力するためのインターフェースである。半導体基板１０は、各上部電極２２の下側の範囲に、スイッチング機能を発揮するＩＧＢＴ構造が形成された素子領域１０Ａを有している。なお、素子領域１０Ａには、特定機能を発揮する構造が形成されていればよく、例えばスイッチング機能を発揮するＭＯＳＦＥＴ構造が形成されていてもよく、整流機能を発揮するダイオード構造が形成されていてもよく、ＩＧＢＴ構造とダイオード構造が組み合わせられた逆導通ＩＧＢＴ構造が形成されていてもよい。半導体基板１０はさらに、各素子領域１０Ａの周囲に、周辺領域１０Ｂを有している。周辺領域１０Ｂは、素子領域１０Ａと半導体基板１０の外周端面１０ｃの間に配置されている。後述するように、周辺領域１０Ｂには、半導体装置１の耐圧を向上させるための耐圧構造が設けられている。なお、以下の説明においては、外周端面１０ｃに近い側を外周側といい、その反対側（外周端面１０ｃから遠い側）を内周側という。
【００１０】
図２に示すように、半導体基板１０の下面１０ｂには、下部電極２４が設けられている。下部電極２４は、半導体基板１０の下面１０ｂの全域を覆っている。半導体基板１０のうち素子領域１０Ａの上層部には複数のトレンチゲート３０が形成されている。複数のトレンチゲート３０の各々は、ゲート絶縁膜３２とゲート電極３４を有している。ゲート絶縁膜３２は、半導体基板１０のうち素子領域１０Ａの上層部に形成されたトレンチの内面を被覆するように設けられている。ゲート電極３４は、トレンチ内に充填されており、ゲート絶縁膜３２によって半導体基板１０から絶縁されている。
（【００１１】以降は省略されています）

関連特許