特許ウォッチ

公開番号2025141709
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024041769
出願日2024-03-15
発明の名称ストレージシステム及びストレージシステムの管理方法
出願人株式会社日立製作所
代理人青稜弁理士法人
主分類G06F 13/14 20060101AFI20250919BHJP(計算;計数)
要約【課題】コントローラ側でIO制御に使用するキューを切り替えることで、IO処理を継続することができるストレージシステム及びストレージシステムの管理方法を提供する。
【解決手段】ストレージシステムは、ホストからのIOコマンドを受信する第1プロトコルチップ及び第2プロトコルチップと、第1CPUを含む第1コントローラと、第2CPUを含む第2コントローラとを備える。第1プロトコルチップは、第1コントローラからの指令に応じて、第1CPUを停止して、第1プロトコルチップが受信したIOコマンドを送るQsetを、Qset11からQset12に切り替える。
【選択図】図1
特許請求の範囲【請求項１】
ホストからのＩＯコマンドを受信する第１プロトコルチップ及び第２プロトコルチップと、
前記第１プロトコルチップとの制御通信に使用されるキュー及び前記第２プロトコルチップとの制御通信に使用されるキューが割り当てられた第１ＣＰＵを有する第１コントローラと、
前記第１プロトコルチップとの制御通信に使用されるキュー及び前記第２プロトコルチップとの制御通信に使用されるキューが割り当てられた第２ＣＰＵを有する第２コントローラと、
前記第１プロトコルチップと、前記第１ＣＰＵ及び前記第２ＣＰＵとの間に設けられ、前記第１プロトコルチップと前記第１ＣＰＵとの間の通信経路と、前記第１プロトコルチップと前記第２ＣＰＵとの間の通信経路とを設定する第１ＰＣＩスイッチと、
前記第２プロトコルチップと、前記第１ＣＰＵ及び前記第２ＣＰＵとの間に設けられ、前記第２プロトコルチップと前記第１ＣＰＵとの間の通信経路と、前記第２プロトコルチップと前記第２ＣＰＵとの間の通信経路とを設定する第２ＰＣＩスイッチと、
を備え、
前記第１プロトコルチップ及び前記第２プロトコルチップのそれぞれは、
前記ホストから受信した前記ＩＯコマンドの送信先のキューを規定したキュー制御情報を有し、
前記第１ＰＣＩスイッチ及び前記第２ＰＣＩスイッチによって、前記ＩＯコマンドが通る通信経路を、前記キュー制御情報に従った前記通信経路に設定する、
ように構成された、
ストレージシステム。
続きを表示（約 2,500 文字）【請求項２】
請求項１に記載のストレージシステムにおいて、
前記第１コントローラ及び前記第２コントローラの何れかは、
前記第１プロトコルチップ及び前記第２プロトコルチップの何れかにキュー切替指令を送信する、
ように構成され、
前記キュー切替指令を受けた前記第１プロトコルチップ及び前記第２プロトコルチップの何れかは、
前記キュー切替指令に応じて前記キュー制御情報を更新することによって、前記ＩＯコマンドが通る通信経路を、更新した前記キュー制御情報に従った前記通信経路に切り替える、
ように構成された、
ストレージシステム。
【請求項３】
請求項２に記載のストレージシステムにおいて、
前記第１プロトコルチップと前記第１ＣＰＵとの間の通信経路は、前記第１ＣＰＵを停止していない場合に使用する通常のＩＯ処理用の通信経路であり、前記第１プロトコルチップと前記第２ＣＰＵとの間の通信経路は、前記第１ＣＰＵを停止する場合に使用する代替のＩＯ処理用の通信経路であり、
前記第１コントローラは、
前記第１ＣＰＵを停止する場合に、前記キュー切替指令を前記第１プロトコルチップに送信する、
ように構成され、
前記第１プロトコルチップは、
前記キュー切替指令に応じて、前記第１プロトコルチップが受信した前記ＩＯコマンドが通る通信経路を、前記通常のＩＯ処理用の通信経路から前記代替のＩＯ処理用の通信経路に切り替える、
ように構成され、
ストレージシステム。
【請求項４】
請求項３に記載のストレージシステムにおいて、
前記第２プロトコルチップと前記第２ＣＰＵとの間の通信経路は、
前記第２ＣＰＵを停止していない場合に使用する通常のＩＯ処理用の通信経路であり、
前記第２プロトコルチップと前記第１ＣＰＵとの間の通信経路は、
前記第２ＣＰＵを停止する場合に使用する代替のＩＯ処理用の通信経路であり、
前記第２コントローラは、
前記第２ＣＰＵを停止する場合に、前記キュー切替指令を前記第２プロトコルチップに送信する、
ように構成され、
前記第２プロトコルチップは、
前記キュー切替指令に応じて、前記第２プロトコルチップが受信した前記ＩＯコマンドが通る通信経路を、前記通常のＩＯ処理用の通信経路から前記代替のＩＯ処理用の通信経路に切り替える。
ように構成された、
ストレージシステム。
【請求項５】
請求項２に記載のストレージシステムにおいて、
前記第１ＣＰＵ及び前記第２ＣＰＵのそれぞれはＳＭＰ－ＯＳのマルチコアのＣＰＵであり、
前記第１プロトコルチップは、
前記第１ＣＰＵ上で動作する前記ＳＭＰ－ＯＳを更新する場合に、前記第１プロトコルチップが受信した前記ＩＯコマンドの送信先のキューが、前記第１ＣＰＵに割り当てられたキューから前記第２ＣＰＵに割り当てられたキューに切り替わるように前記キュー制御情報を更新する、
ように構成された、
ストレージシステム。
【請求項６】
請求項５に記載のストレージシステムにおいて、
前記第２プロトコルチップは、
前記第２ＣＰＵ上で動作する前記ＳＭＰ－ＯＳを更新する場合に、前記第２プロトコルチップが受信した前記ＩＯコマンドの送信先のキューが、前記第２ＣＰＵに割り当てられたキューから前記第１ＣＰＵに割り当てられたキューに切り替わるように前記キュー制御情報を更新する、
ように構成された、
ストレージシステム。
【請求項７】
請求項２に記載のストレージシステムにおいて、
前記第１ＣＰＵ及び前記第２ＣＰＵのそれぞれには、前記ＩＯコマンドを受けるＲＱと、ＩＯ実行を要求するメッセージ送信キューであるＷＱと、ＩＯ実行要求で起動したＩＯデータ転送の完了を受けるメッセージ受信キューであるＣＱとを含むキューセットが割り当てられ、
前記キュー切替指令を受けた前記第１プロトコルチップ及び前記第２プロトコルチップの何れかは、
切替元の前記キューセットに入っている未処理のキュー情報の残存状態を確認し、残存状態に応じた処理を行う
ように構成された、
ストレージシステム。
【請求項８】
請求項７に記載のストレージシステムにおいて、
前記キュー切替指令を受けた前記第１プロトコルチップ及び前記第２プロトコルチップの何れかは、
切替元の前記ＲＱのキュー情報である前記ＩＯコマンドの残存状態を確認し、前記ＲＱに残存している前記ＩＯコマンドを切替先のキューにコピーして積み込み、前記未処理のキュー情報を処理する、
ように構成された、
ストレージシステム。
【請求項９】
請求項７に記載のストレージシステムにおいて、
前記キュー切替指令を受けた前記第１プロトコルチップ及び前記第２プロトコルチップの何れかは、
切替元の前記ＷＱの前記キュー情報であるＩＯ転送要求の残存状態を確認し、前記ＷＱに残存している前記ＩＯ転送要求を処理する、
ように構成された、
ストレージシステム。
【請求項１０】
請求項７に記載のストレージシステムにおいて、
前記キュー切替指令を受けた前記第１プロトコルチップ及び前記第２プロトコルチップの何れかは、
切替元のＣＱにＩＯ完了通知を積み残している残ＩＯを確認し、所定の条件を満たす場合、前記残ＩＯに関する情報を、前記キュー切替指令を送信した前記第１コントローラ及び前記第２コントローラの何れかに通知し、前記残ＩＯに対する処理を中断する、
ように構成された、
ストレージシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ストレージシステム及びストレージシステムの管理方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
ストレージシステムは、プロトコルチップと、コントローラと、を備える。プロトコルチップは、ホストからＩＯコマンドを受信してコントローラに送信する。コントローラは、プロトコルチップからＩＯコマンドを受信してＩＯ制御を行う。ストレージシステムにおいて、プロトコルチップとコントローラとは一対一の関係でＰＣＩ（Peripheral Component Interconnect）ｂｕｓで接続された構成が採用されている。
【０００３】
プロトコルチップとコントローラのＣＰＵとの間のインタフェースは、キュー制御方式を使用しており、ＣＰＵはキューを使用してプロトコルチップが受信したＩＯコマンドを受けたり、ＩＯ処理要求をプロトコルチップに依頼したりする。キューはコア毎又はＣＰＵ毎に割当てられる。
【０００４】
コントローラには、ＡＭＰ(Asymmetrical Multiprocessing)－ＯＳのマルチコアのＣＰＵが採用される場合がある。ＡＭＰ－ＯＳのＣＰＵでは各コアで単体のＯＳ（Operating System）が動作する。ＯＳをアップデートする場合、ＣＰＵの各コア上で動作する単体のＯＳ毎に個別にＯＳをアップデートすることが可能であるので、プロトコルチップとコントローラとが一対一の関係で接続された構成あっても、ＯＳアップデート対象以外のコアがＩＯ制御を代替えすることによって、ホストサーバと通信するＩＯ制御を停止せずにノンディスラプティブなＯＳアップデートを行うことができる。
【０００５】
これに対して、コントローラには、ＳＭＰ（Symmetric Multiprocessing）－ＯＳのマルチコアのＣＰＵが採用される場合もある。ＳＭＰ－ＯＳのＣＰＵでは、複数のコアで一つのＯＳが動作する。ＯＳをアップデートする場合、プロトコルチップとコントローラとが一対一の関係で接続されており、且つ、ＡＭＰ－ＯＳのＣＰＵのようにコア毎にＯＳをアップデートできないため、ＣＰＵの複数のコアを同時に停止する必要がある。
【０００６】
ＣＰＵが全停止するとＩＯ処理を担当するＣＰＵコアが全く存在しなくなるため、ＩＯ処理を担当するコアがなくなってしまう。また、キューは使用不能となり、キューの中に入っていたＩＯ制御情報は喪失する。更に、ＣＰＵ停止中にホストサーバからプロトコルチップが受信したＩＯコマンドは全て喪失しまう。これらが原因で、ＳＭＰ－ＯＳのアップデートでは、ＩＯ処理の停止及びホストサーバとのＬｉｎｋ切断が生じ得る問題がある。
【０００７】
このような問題は、障害が発生してＣＰＵ全体が停止するなどの他のケースにおいても生じ得る。
【先行技術文献】
【特許文献】
【０００８】
特表２０１２－５１４７７６号公報
国際公開第２０１６／００６１１１号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、コントローラのＣＰＵが全停止した場合に、コントローラ側でＩＯ制御に使用するキューを、停止したＣＰＵに割り当てられたキューから停止していない別のコントローラＣＰＵに割り当てられたキューに切り替えることで、ＩＯ制御を継続する仕組みが必要となる。なお、特許文献１及び特許文献２には、本発明のようなコントローラ側でＩＯ制御に使用するキューを、停止したＣＰＵに割り当てられたキューから停止していない別のコントローラＣＰＵに割り当てられたキューに切り替える仕組みについては記載されていない。
【００１０】
本発明の目的の一つは、コントローラ側でＩＯ制御に使用するキューを切り替えることで、ＩＯ処理を継続することができるストレージシステム及びストレージシステムの管理方法を提供することにある。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許