特許ウォッチ

公開番号2025131332
公報種別公開特許公報(A)
公開日2025-09-09
出願番号2024029014
出願日2024-02-28
発明の名称半導体装置、及び、半導体装置の制御方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 89/60 20250101AFI20250902BHJP()
要約【課題】サージ電流耐量が向上する半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に設けられたn型の第1の半導体領域と、第1の半導体領域と第1の電極との間に設けられたp型の第2の半導体領域と、第2の半導体領域と第1の電極との間に設けられたn型の第3の半導体領域と、ゲート電極と、を含むトランジスタと、第1の電極の電圧が第2の電極の電圧よりも高い正電圧である状態において、第1の電極の電圧、又は、第1の電極から第2の電極に流れる電流を検知する検出器と、検出器で測定された測定値と第1の閾値を比較する比較回路と、ゲート電極にトランジスタの閾値電圧より高い第1の正電圧を印加し、比較回路における比較の結果、測定値が第1の閾値を超えた場合、ゲート電極に第1の負電圧を印加するゲートドライバ回路と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に設けられ、前記第２の電極に電気的に接続されたｎ型の第１の半導体領域と、前記第１の半導体領域と前記第１の電極との間に設けられ前記第１の電極に電気的に接続されたｐ型の第２の半導体領域と、前記第２の半導体領域と前記第１の電極との間に設けられ、前記第１の電極に電気的に接続されたｎ型の第３の半導体領域と、前記第２の半導体領域と対向するゲート電極と、を含むトランジスタと、
前記第１の電極の電圧が前記第２の電極の電圧よりも高い正電圧である状態において、前記第１の電極の電圧、又は、前記第１の電極から前記第２の電極に流れる電流を検知する検出器と、
前記状態において、前記検出器で測定された測定値と第１の閾値を比較する比較回路と、
前記状態において、前記ゲート電極に前記トランジスタの閾値電圧より高い第１の正電圧を印加し、前記比較回路における比較の結果、前記測定値が前記第１の閾値を超えた場合、前記ゲート電極に第１の負電圧を印加するゲートドライバ回路と、
を備える半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１の電極は前記第１の半導体領域と接する、請求項１記載の半導体装置。
【請求項３】
前記第１の電極と前記第１の半導体領域との接触は、ショットキー接触である、請求項２記載の半導体装置。
【請求項４】
前記ゲート電極に前記第１の負電圧を印加した場合に、前記ゲート電極に対向する前記第２の半導体領域は蓄積状態となる、請求項１記載の半導体装置。
【請求項５】
前記ゲート電極に前記第１の負電圧を印加した後、前記状態において、前記比較回路は前記検出器で測定された測定値と第２の閾値を比較し、
前記状態において、前記比較回路において前記測定値が前記第２の閾値を下回った場合、前記ゲートドライバ回路は前記ゲート電極に前記閾値電圧より高い第２の正電圧を印加する、請求項１記載の半導体装置。
【請求項６】
前記検出器が前記第１の電極の電圧を検知する場合、前記第２の閾値は前記第１の閾値より低い電圧である、請求項５記載の半導体装置。
【請求項７】
前記第１の半導体領域、前記第２の半導体領域、及び前記第３の半導体領域は炭化珪素である、請求項１記載の半導体装置。
【請求項８】
前記検出器が前記第１の電極から前記第２の電極に流れる電流を検知する場合、前記第１の閾値は電流値であり、前記第１の閾値は前記ゲート電極に＋１５Ｖを印加しつづける動作条件での前記トランジスタの最大許容ピーク電流値（Ｉ
ＦＳＭ
）の０．６倍以上１．０倍以下である、請求項１記載の半導体装置。
【請求項９】
前記検出器が前記第１の電極から前記第２の電極に流れる電流を検知する場合、前記第１の閾値は電流値であり、前記第１の閾値は前記ゲート電極に＋１５Ｖを印加しつづける動作条件での前記トランジスタの最大許容ピーク電流値（Ｉ
ＦＳＭ
）の０．８倍以上１．０倍以下である、請求項１記載の半導体装置。
【請求項１０】
前記検出器が前記第１の電極から前記第２の電極に流れる電流を検知する場合、前記測定値が前記第１の閾値を超えてから、前記ゲート電極に前記第１の負電圧を印加するまでの遅延時間は２ｍｓ未満である、請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置、及び、半導体装置の制御方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
次世代の半導体デバイス用の材料として、例えば、炭化珪素がある。炭化珪素はシリコンと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を実現することができる。
【０００３】
炭化珪素を用いた縦型のＭＯＳＦＥＴは、ｐｎ接合ダイオードを内蔵ダイオードとして有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴがオフ状態の時であっても、内蔵ダイオードを用いることで還流電流を流すことが可能となる。
【０００４】
ＭＯＳＦＥＴに瞬間的に定常状態を超えて大きなサージ電流が流れる場合がある。大きなサージ電流が流れると、ＭＯＳＦＥＴが発熱し、ＭＯＳＦＥＴが破壊する。ＭＯＳＦＥＴに許容されるサージ電流である最大許容ピーク電流値（Ｉ
ＦＳＭ
）は、サージ電流耐量と称される。ＭＯＳＦＥＴにおいて、サージ電流耐量を向上させることが望まれる。
【先行技術文献】
【特許文献】
【０００５】
特開２０２０－１７８３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、サージ電流耐量が向上する半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、前記第２の電極に電気的に接続されたｎ型の第１の半導体領域と、前記第１の半導体領域と前記第１の電極との間に設けられ前記第１の電極に電気的に接続されたｐ型の第２の半導体領域と、前記第２の半導体領域と前記第１の電極との間に設けられ、前記第１の電極に電気的に接続されたｎ型の第３の半導体領域と、前記第２の半導体領域と対向するゲート電極と、を含むトランジスタと、前記第１の電極の電圧が前記第２の電極の電圧よりも高い正電圧である状態において、前記第１の電極の電圧、又は、前記第１の電極から前記第２の電極に流れる電流を検知する検出器と、前記状態において、前記検出器で測定された測定値と第１の閾値を比較する比較回路と、前記状態において、前記ゲート電極に前記トランジスタの閾値電圧より高い第１の正電圧を印加し、前記比較回路における比較の結果、前記測定値が前記第１の閾値を超えた場合、前記ゲート電極に第１の負電圧を印加するゲートドライバ回路と、を備える。
【図面の簡単な説明】
【０００８】
第１の実施形態の半導体装置のブロック図。
第１の実施形態のトランジスタの模式断面図。
第１の実施形態の半導体装置の一具体例を示す図。
第１の実施形態の半導体装置の制御方法の説明図。
第１の実施形態の半導体装置の制御方法の説明図。
比較例の半導体装置のブロック図。
比較例の半導体装置の制御方法の説明図。
比較例の半導体装置の制御方法の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の変形例の半導体装置のブロック図。
第１の実施形態の変形例の半導体装置の制御方法の説明図。
第２の実施形態の半導体装置のブロック図。
第２の実施形態のトランジスタの模式断面図。
第２の実施形態の変形例の半導体装置のブロック図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【００１０】
また、以下の説明において、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋
、ｐ、ｐ
－
の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ
＋
はｎよりもｎ型不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ型不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ
＋
型、ｎ
－
型を単にｎ型、ｐ
＋
型、ｐ
－
型を単にｐ型と記載する場合もある。
（【００１１】以降は省略されています）

関連特許