特許ウォッチ

公開番号2025118148
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2024013286
出願日2024-01-31
発明の名称電子機器および通信方法
出願人株式会社リコー
代理人弁理士法人酒井国際特許事務所
主分類G06F 3/00 20060101AFI20250805BHJP(計算;計数)
要約【課題】本体からデイジーチェーン接続で接続されている周辺機への電源供給が遮断された場合でも、本体からデイジーチェーン接続で接続されている後段の周辺機と通信することができる電子機器および通信方法を提供する。
【解決手段】第1基板と、第1基板から電源供給を受ける第2基板と、第2基板から電源供給を受ける第3基板と、第1基板の動作を制御する第1制御装置と、第2基板の動作を制御し、第1制御装置と通信を行う第2制御装置と、第3基板の動作を制御し、第2制御装置と通信を行う第3制御装置と、第2基板で過電流が発生した場合に電源供給を遮断する遮断手段と、遮断を検知する検知手段と、第1制御装置と第2制御装置とが通信を行う通信経路と、第1制御装置と第3制御装置とが通信を行う通信経路とを切り替える切替手段と、を備え、切替手段は、遮断が検知された場合、第1制御装置と第3制御装置とが通信を行う通信経路に切り替える。
【選択図】図1
特許請求の範囲【請求項１】
第１基板と、
前記第１基板から電源供給を受ける第２基板と、
前記第２基板から電源供給を受ける第３基板と、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、
前記第２基板に搭載され、該第２基板の動作を制御し、前記第１制御装置と通信を行う第２制御装置と、
前記第３基板に搭載され、該第３基板の動作を制御し、前記第２制御装置と通信を行う第３制御装置と、
前記第２基板に設けられ、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断手段と、
前記第２基板に設けられ、前記遮断手段により遮断されたことを検知する検知手段と、
前記第２基板に設けられ、前記第１制御装置と前記第２制御装置とが通信を行う通信経路と、前記第１制御装置と前記第３制御装置とが通信を行う通信経路とを切り替える切替手段と、
を備え、
前記切替手段は、前記検知手段により前記遮断手段による遮断が検知された場合、前記第１制御装置と前記第３制御装置とが通信を行う通信経路に切り替える電子機器。
続きを表示（約 1,700 文字）【請求項２】
前記第２基板は、複数であり、
前記第３基板寄りの後段の前記第２基板である対象基板は、前記対象基板の隣接する前段の前記第２基板から電源供給を受け、
前記対象基板の前記第２制御装置は、該対象基板の隣接する前段の前記第２基板の前記第２制御装置と通信を行い、
前記対象基板の前記切替手段は、
前記対象基板の隣接する前段の前記第２基板の前記第２制御装置と、前記対象基板の前記第２制御装置とが通信を行う通信経路と、前記対象基板の隣接する前段の前記第２基板の前記第２制御装置と、前記対象基板の隣接する後段の制御装置とが通信を行う通信経路とを切り替え、
前記対象基板の前記検知手段により前記遮断手段による遮断が検知された場合、前記対象基板の隣接する前段の前記第２基板の前記第２制御装置と、前記対象基板の隣接する後段の制御装置とが通信を行う通信経路に切り替える請求項１に記載の電子機器。
【請求項３】
前記第１基板、前記第２基板および前記第３基板は、ＵＡＲＴの２線式のシリアル通信で通信を行う請求項１または２に記載の電子機器。
【請求項４】
前記第１基板、前記第２基板および前記第３基板は、３線式のシリアル通信で通信を行う請求項１または２に記載の電子機器。
【請求項５】
前記第１基板、前記第２基板および前記第３基板は、Ｉ２Ｃの２線式のシリアル通信で通信を行う請求項１または２に記載の電子機器。
【請求項６】
前記第１基板、前記第２基板および前記第３基板は、差動信号により通信を行う請求項１または２に記載の電子機器。
【請求項７】
前記第１基板、前記第２基板および前記第３基板は、パラレル通信で通信を行う請求項１または２に記載の電子機器。
【請求項８】
前記第１制御装置は、
起動時に取得した通信先となる基板の機器の識別情報を保存する記憶手段を備え、
起動時に取得した前記識別情報と、前記記憶手段に記憶された前回の起動時に取得した前記識別情報とが不一致となるか否かを判定し、
不一致である場合、前記第２基板において前記遮断手段により遮断された可能性があることを検知する請求項１または２に記載の電子機器。
【請求項９】
前記遮断手段および前記検知手段は、前記過電流が発生した場合に、前記第１基板からの電源供給を遮断し、かつ異常信号を出力するロードスイッチＩＣであり、
前記切替手段は、前記ロードスイッチＩＣから前記異常信号が出力された場合、前記第１制御装置と前記第３制御装置とが通信を行う通信経路に切り替える請求項１または２に記載の電子機器。
【請求項１０】
第１基板と、前記第１基板から電源供給を受ける第２基板と、前記第２基板から電源供給を受ける第３基板と、備えた電子機器の通信方法であって、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、前記第２基板に搭載され、該第２基板の動作を制御する第２制御装置とが通信を行う第１通信ステップと、
前記第２制御装置と、前記第３基板に搭載され、該第３基板の動作を制御する第３制御装置とが通信を行う第２通信ステップと、
前記第２基板に設けられた遮断手段が、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断ステップと、
前記第２基板に設けられた検知手段が、前記遮断手段により遮断されたことを検知する検知ステップと、
前記第２基板に設けられた切替手段が、前記第１制御装置と前記第２制御装置とが通信を行う通信経路と、前記第１制御装置と前記第３制御装置とが通信を行う通信経路とを切り替える切替ステップと、
を有し、
前記切替ステップでは、前記検知手段により前記遮断手段による遮断が検知された場合、前記第１制御装置と前記第３制御装置とが通信を行う通信経路に切り替える通信方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電子機器および通信方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
電子機器にオプション機器等が搭載される場合、電子機器本体を制御する本体制御基板が当該オプション機器等を制御する別の制御基板（周辺機制御基板）に対して電源を供給し、これらがケーブルまたはハーネス等により接続され通信する技術が知られている。このように、複数のユニットがケーブルまたはハーネス等で直列に接続する方式を、一般にデイジーチェーン接続と称する。
【０００３】
このような本体からデイジーチェーン接続で構成された技術として、複数の基板に分割して構成された制御部を有する機器における想定外の異常に対して適切に対応可能とするために、サブＣＰＵが異常状態となったときにサブＣＰＵにリセットをかける技術が開示されている（例えば特許文献１）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、本体からデイジーチェーン接続で周辺機を接続する構成において、本体と接続される周辺機のヒューズが溶断した場合、デイジーチェーン接続で接続されている後段の周辺機すべてと通信できなくなってしまうという課題がある。
【０００５】
本発明は、上記に鑑みてなされたものであって、本体からデイジーチェーン接続で接続されている周辺機への電源供給が遮断された場合でも、本体からデイジーチェーン接続で接続されている後段の周辺機と通信することができる電子機器および通信方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、第１基板と、前記第１基板から電源供給を受ける第２基板と、前記第２基板から電源供給を受ける第３基板と、前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、前記第２基板に搭載され、該第２基板の動作を制御し、前記第１制御装置と通信を行う第２制御装置と、前記第３基板に搭載され、該第３基板の動作を制御し、前記第２制御装置と通信を行う第３制御装置と、前記第２基板に設けられ、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断手段と、前記第２基板に設けられ、前記遮断手段により遮断されたことを検知する検知手段と、前記第２基板に設けられ、前記第１制御装置と前記第２制御装置とが通信を行う通信経路と、前記第１制御装置と前記第３制御装置とが通信を行う通信経路とを切り替える切替手段と、を備え、前記切替手段は、前記検知手段により前記遮断手段による遮断が検知された場合、前記第１制御装置と前記第３制御装置とが通信を行う通信経路に切り替えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、本体からデイジーチェーン接続で接続されている周辺機への電源供給が遮断された場合でも、本体からデイジーチェーン接続で接続されている後段の周辺機と通信することができる。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。
図２は、実施形態に係る電子機器の通常状態の回路構成を示す図である。
図３は、実施形態に係る電子機器のヒューズが切れた状態の回路構成を示す図である。
図４は、実施形態に係る電子機器の本体制御基板と周辺機制御基板との間の通信動作の一例を示すタイミングチャートである。
図５は、実施形態に係る電子機器において本体制御基板にデイジーチェーン接続により複数段の周辺機制御基板が接続された構成を示す図である。
図６は、実施形態に係る電子機器のメインＳｏＣの動作の流れの一例を示すフローチャートである。
図７は、変形例１に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。
図８は、変形例２に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。
図９は、変形例３に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。
図１０は、変形例４に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。
図１１は、変形例５に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。
図１２は、変形例６に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下に、図面を参照しながら、本発明に係る電子機器および通信方法の実施形態を詳細に説明する。また、以下の実施形態によって本発明が限定されるものではなく、以下の実施形態における構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、およびいわゆる均等の範囲のものが含まれる。さらに、以下の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換、変更および組み合わせを行うことができる。
【００１０】
［第１の実施形態］
（電子機器の回路構成）
図１は、実施形態に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。図１を参照しながら、本実施形態に係る電子機器１の本体制御基板１０および周辺機制御基板２０、３０の回路構成について説明する。
（【００１１】以降は省略されています）

関連特許