特許ウォッチ

公開番号2025100792
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2025069244,2023189820
出願日2025-04-21,2012-01-25
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20250626BHJP()
要約【課題】従来のDRAMは、データを保持するために数十ミリ秒間隔でリフレッシュをし
なければならず、消費電力の増大を招いていた。また、頻繁にトランジスタのオン状態と
オフ状態が切り換わるのでトランジスタの劣化が問題となっていた。この問題は、メモリ
容量が増大し、トランジスタの微細化が進むにつれて顕著なものとなっていた。
【解決手段】ワイドギャップ半導体を有するトランジスタを用い、ゲート電極用のトレン
チと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。ソース電極と
ドレイン電極との距離を狭くしてもゲート電極用のトレンチの深さを適宜設定することで
、短チャネル効果の発現を抑制することができる。
【選択図】図1
特許請求の範囲【請求項１】
絶縁層に第１のトレンチ及び第２のトレンチと、
前記第１のトレンチの底面及び内壁面に接するワイドギャップ半導体層と、
前記ワイドギャップ半導体層上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極と、
前記第２のトレンチの底面及び内壁面上に前記ゲート絶縁層と、
前記第２のトレンチ内を充填する絶縁層と、を有し、
前記ゲート電極は、前記第１のトレンチ内を充填することを特徴とする半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体集積回路の微細化技術に関する。本明細書で開示する発明の中には、半
導体集積回路を構成する要素としてシリコン半導体の他に化合物半導体によって構成され
る素子が含まれ、その一例としてワイドギャップ半導体を適用したものが開示される。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
半導体記憶装置としてダイナミックＲＡＭ（ＤＲＡＭ）は良く知られた製品であり、今日
においても各種電子機器の中で使われている。ＤＲＡＭの中核部を構成するメモリセルは
書き込み及び読み出し用のトランジスタとキャパシタによって構成されている。
【０００３】
ＤＲＡＭは、他の半導体集積回路と同様にスケーリング則に従って回路パターンの微細化
が進められてきたが、デザインルールを１００ｎｍ以下にすることは難しいと考えられて
いた時期もあった。その理由の一つとして、トランジスタのチャネル長が１００ｎｍ以下
となると、短チャネル効果によりパンチスルー電流が流れやすくなり、トランジスタがス
イッチング素子として機能しなくなることが問題視されていた。もっとも、パンチスルー
電流を防ぐにはシリコン基板に高濃度の不純物をドーピングすれば良いが、そうするとソ
ースと基板間又はドレインと基板間に接合リーク電流が流れやすくなり、結局はメモリの
保持特性を低下させてしまう原因となってしまい、この問題の解決策としては適切ではな
かった。
【０００４】
このような問題に対して、メモリセルを構成するトランジスタを３次元に形成し、一つの
メモリセルが占める面積を縮小しつつ、トランジスタの実効的なチャネル長を短チャネル
効果が生じない程度に維持する方法が考えられてきた。例えば、トランジスタのチャネル
部が形成される領域にＵ字状の縦長溝を形成し、その溝の壁面に沿ってゲート絶縁膜を形
成し、さらにその溝にゲート電極を埋め込んだ構造である（非特許文献１参照）。
【０００５】
このような構造をチャネル部に有するトランジスタは、ソース領域とドレイン領域の間を
流れる電流が溝部分を回り込む形で流れるため実効的なチャネル長が長くなっている。こ
のため、メモリセルに占めるトランジスタの占有面積を縮小しつつ、短チャネル効果を抑
制できるといったメリットが得られていた。
【先行技術文献】
【非特許文献】
【０００６】
ＫｉｎａｍＫｉｍ、「Ｔｅｃｈｎｏｌｏｇｙｆｏｒｓｕｂ－５０ｎｍＤＲＡＭａｎｄＮＡＮＤＦｌａｓｈＭａｎｕｆａｃｔｕｒｉｎｇ」、ＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓＭｅｅｔｉｎｇ，２００５．ＩＥＤＭＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ、２００５年１２月、ｐ．３３３－３３６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＤＲＡＭは、データを保持するために数十ミリ秒間隔でリフレッシ
ュをしなければならず、消費電力の増大を招いていた。また、頻繁にトランジスタのオン
状態とオフ状態が切り換わるのでトランジスタの劣化が問題となっていた。この問題は、
メモリ容量が増大し、トランジスタの微細化が進むにつれて顕著なものとなっていた。
【０００８】
そこで本発明は、半導体記憶装置におけるデータ保持特性の改善を図ることのできる技術
を提供することを目的の一とする。また、半導体記憶装置におけるデータ保持特性の改善
を図りつつ、消費電力の低減を図ることのできる技術を提供することを目的の一とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、ワイドギャップ半導体を有するトランジスタ、特に、ワイド
ギャップ半導体を有する絶縁ゲート型トランジスタを用いて、回路、具体的には半導体記
憶装置を構成する。
【００１０】
ワイドギャップ半導体を有するトランジスタを用いることによって、従来のＤＲＡＭより
も長い間隔でリフレッシュを行うことができ、消費電力の低減を実現できる。また、単位
時間あたりのトランジスタのオン状態とオフ状態の切り換え回数が低減されるため、従来
のＤＲＡＭよりもトランジスタの寿命を長くすることができる。
（【００１１】以降は省略されています）

関連特許