TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025096318
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2025060441,2023203903
出願日2025-04-01,2018-11-30
発明の名称接合メモリ装置およびその製作方法
出願人長江存儲科技有限責任公司,Yangtze Memory Technologies Co.,Ltd.
代理人個人,個人,個人
主分類H01L 21/02 20060101AFI20250619BHJP(基本的電気素子)
要約【課題】接合半導体装置によって形成される三次元(3D)メモリ装置、およびその三次元(3D)メモリ装置を形成するための方法の実施形態が開示される
【解決手段】一例では、接合半導体装置を形成するための方法は以下の作業を含む。始めに、第1のウェハーおよび第2のウェハーが形成される。第1のウェハーは基板にわたって機能層を備え得る。単結晶シリコンが基板にとって必須でなくてもよく、基板は単結晶シリコンを含まなくてもよい。第1のウェハーは、基板が機能層の上になるように、第2のウェハーに接合して接合半導体装置を形成するために反転させられ得る。基板の少なくとも一部分が接合半導体装置の上面を形成するために除去され得る。さらに、接合パッドが上面にわたって形成され得る。
【選択図】図2D
特許請求の範囲【請求項1】
接合半導体装置を形成するための方法であって、
第1のウェハーおよび第2のウェハーを形成するステップであって、前記第1のウェハーは基板にわたって機能層を有し、前記基板は単結晶シリコンを含まない、ステップと、
前記基板が前記機能層の上になるように、前記第2のウェハーに接合して前記接合半導体装置を形成するために前記第1のウェハーを反転させるステップと、
前記接合半導体装置の上面を形成するために前記基板の少なくとも一部分を除去するステップと、
前記上面にわたって接合パッドを形成するステップと
を含む方法。
続きを表示(約 1,600 文字)【請求項2】
前記第1のウェハーを形成するステップは、
前記基板にわたって分離構造を形成するステップと、
前記分離構造に複数の配列基領域を形成するステップであって、前記分離構造は前記複数の配列基領域を互いから絶縁する、形成するステップと、
前記複数の配列基領域にわたって複数のメモリ配列を形成するステップと、
前記複数のメモリ配列および前記複数の配列基領域を覆うように絶縁構造を形成するステップと、
前記絶縁構造内に、前記第1のウェハーの上面において露出される複数の相互連結構造を形成するステップと
を含む、請求項1に記載の方法。
【請求項3】
前記分離構造を形成するステップ、および、前記複数の配列基領域を前記分離構造に形成するステップは、
絶縁材料層を前記基板にわたって形成するステップと、
前記絶縁材料層に複数のトレンチを形成するために前記絶縁材料層をパターン形成するステップと、
前記複数のトレンチを満たして前記複数の配列基領域を形成するために半導体材料を堆積させるステップと
を含む、請求項2に記載の方法。
【請求項4】
前記分離構造を形成するステップ、および、前記複数の配列基領域を前記分離構造に形成するステップは、
前記基板にわたって他の絶縁材料層を形成するステップと、
前記他の絶縁材料層にわたって半導体材料層を形成するステップと、
前記半導体材料層の一部分を除去し、前記他の絶縁材料層を露出させ、複数の配列基領域を形成するために、前記半導体材料層をパターン形成するステップと、
前記半導体材料層の除去された部分によって形成される空間を満たし、前記他の絶縁材料層と連結し、前記分離構造を形成するために、前記他の絶縁材料層と同じ材料を堆積させるステップと
を含む、請求項2に記載の方法。
【請求項5】
前記複数の配列基領域および前記分離構造の形成の後にそれらの上の過剰な材料を除去するために平坦化工程を実施するステップをさらに含む、請求項3または4に記載の方法。
【請求項6】
前記絶縁材料層および前記他の絶縁材料層を形成するステップは酸化ケイ素を堆積させるステップを含み、前記半導体材料を堆積させるステップと前記半導体材料層を形成するステップとはドープ多結晶シリコンを堆積させるステップを含む、請求項5に記載の方法。
【請求項7】
前記複数の配列基領域にわたって前記複数のメモリ配列を形成するステップは、前記複数の配列基領域の各々1つにわたって少なくとも1つのメモリ配列を形成するステップを含む、請求項2から6のいずれか一項に記載の方法。
【請求項8】
前記複数の配列基領域の各々1つにわたって前記少なくとも1つのメモリ配列を形成するステップは、
前記複数の配列基領域の各々1つにわたって階段構造を形成するステップと、
前記階段構造の上面からそれぞれの前記配列基領域へと延びる通路穴を形成するステップと、
前記通路穴の底に半導体部分を形成するステップであって、前記半導体部分は前記配列基領域と連結される、形成するステップと、
前記通路穴を満たし、半導体通路を形成するために、通路形成構造を形成するステップと
を含む、請求項7に記載の方法。
【請求項9】
前記半導体部分を形成するステップは、前記通路穴の前記底におけるそれぞれの前記配列基領域の露出した部分に半導体材料を形成するために堆積工程を実施するステップを含む、請求項8に記載の方法。
【請求項10】
前記半導体材料を形成するための前記堆積工程は、それぞれの前記配列基領域の材料と同じ材料を堆積させることを含む、請求項9に記載の方法。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示の実施形態は、接合三次元(3D)メモリ装置およびその製作方法に関する。
続きを表示(約 1,800 文字)【背景技術】
【0002】
平面状のメモリセルは、工程技術、回路設計、プログラムアルゴリズム、および製作工程を改善することでより小さい大きさへと縮小される。しかしながら、メモリセルの形状寸法が下限に近付くにつれて、平面の工程および製作技術は困難になり、コストが掛かるようになる。結果として、平面状のメモリセルについての記憶密度は上限に近付いていく。
【0003】
3Dメモリ構造は、平面状のメモリセルにおける密度の限界に対処することができる。3Dメモリ構造は、メモリ配列と、メモリ配列との間で往来する信号を制御するための周辺装置とを含む。
【発明の概要】
【課題を解決するための手段】
【0004】
ウェハーを形成するための方法および構造、ならびに、ウェハーを伴う接合半導体構造を形成するための方法および構造の実施形態が本明細書において開示される。
【0005】
一例では、接合半導体装置を形成するための方法が開示される。方法は以下の作業を含む。始めに、第1のウェハーおよび第2のウェハーが形成される。第1のウェハーは基板にわたって機能層を備え得る。一例では、単結晶シリコンは基板にとって必須ではない。第1のウェハーは、基板が機能層の上になるように、第2のウェハーに接合して接合半導体装置を形成するために反転させられ得る。基板の少なくとも一部分が接合半導体装置の上面を形成するために除去され得る。さらに、接合パッドが上面にわたって形成され得る。
【0006】
他の例では、半導体装置を形成するための方法が開示される。方法は以下の作業を含む。始めに、絶縁材料層が基板にわたって形成され得る。一例では、単結晶シリコンは基板にとって必須ではない。絶縁材料層は、分離構造を形成し、分離構造に複数のトレンチを形成するために、パターン形成され得る。半導体材料が、複数のトレンチを満たして分離構造に複数の配列基領域を形成するために堆積でき、分離構造は複数の配列基領域を互いから絶縁する。さらに、複数のメモリ配列が複数の配列基領域にわたって形成でき、絶縁構造が複数のメモリ配列および複数の配列基領域を覆うように形成され得る。
【0007】
なおも他の例では、半導体装置を形成するための方法が開示される。方法は以下の作業を含む。始めに、絶縁材料層が基板にわたって形成でき、一例では、単結晶シリコンは基板にとって必須ではない。半導体材料層が絶縁材料層にわたって形成され得る。半導体材料層は、半導体材料層の一部分を除去し、他の絶縁材料層を露出させ、複数の配列基領域を形成するためにパターン形成され得る。半導体材料層の除去された部分によって形成される空間を満たし、絶縁材料層と連結し、分離構造を形成するために、絶縁材料層と同じ材料が堆積させられ得る。複数のメモリ配列が複数の配列基領域にわたって形成でき、絶縁構造が複数のメモリ配列および複数の配列基領域を覆うように形成され得る。
【0008】
さらなる例では、接合半導体装置が開示される。接合半導体装置はウェハーにわたって機能層を備える。機能層は、複数のメモリ配列にわたって複数のメモリ配列と連結される、絶縁構造内の複数の配列基領域を含むことができる。複数の配列基領域の各々1つの上面の寸法が下面の寸法と異なり得る。機能層は、複数の配列基領域を覆って互いから絶縁する分離構造も備え得る。
【0009】
異なる例では、ウェハーが開示される。ウェハーは基板にわたって機能層を備え得る。機能層は基板にわたって分離構造を備え得る。分離構造は複数の配列基領域を包囲して互いから絶縁できる。ウェハーは、複数の配列基領域にわたって複数のメモリ配列も備え得る。複数の配列基領域の各々1つの上面の寸法が下面の寸法と異なり得る。ウェハーは、複数のメモリ配列および複数の配列基領域を覆う絶縁構造と、複数のメモリ配列にわたり、絶縁構造内にある複数の相互連結構造とをさらに備え得る。
【0010】
本明細書に組み込まれており、本明細書の一部を形成する添付の図面は、本開示の実施形態を図示しており、本記載と共に、本開示の原理を説明し、当業者が本開示を実施および使用することを可能にするのに役立つ。
【図面の簡単な説明】
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社潤工社
同軸ケーブル
1日前
レナタ・アーゲー
電池
18日前
株式会社ExH
電流開閉装置
3日前
個人
鉄心用材料とその製造方法
8日前
株式会社クオルテック
空気電池
15日前
エイブリック株式会社
半導体装置
3日前
株式会社メルビル
ステージ
10日前
豊田鉄工株式会社
コイル部品
17日前
株式会社GSユアサ
蓄電装置
8日前
株式会社GSユアサ
蓄電装置
8日前
オムロン株式会社
電磁継電器
4日前
株式会社GSユアサ
蓄電装置
8日前
三菱電機株式会社
漏電遮断器
22日前
株式会社GSユアサ
蓄電装置
8日前
株式会社GSユアサ
蓄電装置
3日前
株式会社GSユアサ
蓄電装置
1日前
三洲電線株式会社
撚線
22日前
株式会社GSユアサ
蓄電装置
8日前
オムロン株式会社
スイッチ装置
1日前
住友電装株式会社
端子台
2日前
トヨタ自動車株式会社
電源装置
3日前
中国電力株式会社
移動用変圧器
17日前
日星電気株式会社
ケーブルアセンブリ
2日前
トヨタ自動車株式会社
電池パック
3日前
中国電力株式会社
断路器操作構造
4日前
住友電装株式会社
コネクタ
8日前
東洋電装株式会社
操作装置
4日前
トヨタ自動車株式会社
電池パック
3日前
住友電装株式会社
コネクタ
8日前
エドワーズ株式会社
冷却システム
8日前
ローム株式会社
チップ部品
3日前
太陽誘電株式会社
コイル部品
2日前
株式会社ミトリカ
フラッシュランプ
2日前
日新電機株式会社
ガス遮断器
1日前
三菱電機株式会社
半導体装置
18日前
株式会社アイシン
回転電機駆動装置
9日前
続きを見る