特許ウォッチ

公開番号2025074068
公報種別公開特許公報(A)
公開日2025-05-13
出願番号2024188682
出願日2024-10-26
発明の名称積層膜、磁気抵抗効果素子、半導体メモリ及びロジックLSI
出願人国立大学法人東北大学
代理人個人
主分類H10B 61/00 20230101AFI20250502BHJP()
要約【課題】上下の二つの磁性層の層間交換結合強度が強い積層膜、磁気抵抗効果素子、半導体メモリ及びロジックLSIを提供する。
【解決手段】積層膜10は、第1の磁性層11と、第1の磁性層と隣接する反強磁性結合層12と、反強磁性結合層と隣接し、第1の磁性層と反強磁性結合する第2の磁性層13と、を備えており、反強磁性結合層12はIr-Re合金を含む層を含み、Ir-Re合金におけるReの原子割合が0%より大きく、12.5%以下である。磁気抵抗効果素子、半導体メモリ及びロジックLSIはこの積層膜を一又は複数有する。
【選択図】図1
特許請求の範囲【請求項１】
第１の磁性層と、
前記第１の磁性層と隣接する反強磁性結合層と、
前記反強磁性結合層と隣接し、前記第１の磁性層と反強磁性結合する第２の磁性層と、
を備えており、
前記反強磁性結合層はＩｒ－Ｒｅ合金を含む層を含み、前記Ｉｒ－Ｒｅ合金におけるＲｅの原子割合が０％より大きく、１２．５％以下である、積層膜。
続きを表示（約 710 文字）【請求項２】
前記Ｉｒ－Ｒｅ合金におけるＲｅの原子割合が１０％以下である、請求項１に記載の積層膜。
【請求項３】
前記Ｉｒ－Ｒｅ合金におけるＲｅの原子割合が４．５％以下である、請求項１に記載の積層膜。
【請求項４】
前記反強磁性結合層におけるＩｒとＲｅとを含む層は、０．２ｎｍよりも大きく、かつ、１．０ｎｍよりも小さい厚みを有する、請求項１に記載の積層膜。
【請求項５】
前記第１の磁性層、前記第２の磁性層の少なくとも何れかは、Ｃｏ層とＰｔ層との積層を含んでなる、請求項１に記載の積層膜。
【請求項６】
前記反強磁性結合層は、前記Ｉｒ－Ｒｅ合金を含む層と、Ｐｔ又はＰｔの合金を含む層とを備える、請求項１に記載の積層膜。
【請求項７】
前記反強磁性結合層は、前記Ｉｒ－Ｒｅ合金を含む層と、Ｉｒを含む層とを備える、請求項１に記載の積層膜。
【請求項８】
記録層と障壁層と参照層とを備え、
前記記録層と前記参照層とが前記障壁層を挟んでおり、
前記参照層が、請求項１乃至７の何れか１項に記載の積層膜を備える、磁気抵抗効果素子。
【請求項９】
導電層と記録層と障壁層と参照層とを備え、
前記導電層が請求項１乃至７の何れか１項に記載の積層膜を備え、
前記導電層に流れる電流の書込み電流により、前記記録層における磁化の方向が反転する、磁気抵抗効果素子。
【請求項１０】
請求項８に記載の磁気抵抗効果素子を有する、半導体メモリ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、積層膜、磁気抵抗効果素子、半導体メモリ及びロジックＬＳＩに関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）素子において、磁化の方向が固定されたＰｉｎ層（ピン層）として層間反強磁性（Synthetic Anti-ferromagnetic）結合層が使用されている。ＭＴＪ素子においては、スピン注入磁化反転（Spin Transfer Torque：ＳＴＴ）を用いて記録層のデータを書き換えるＳＴＴ－ＭＲＡＭ（Magnetic Random Access Memory）と、スピン軌道トルク（Spin Orbit Torque：ＳＯＴ）誘起磁化反転を用いて記録層のデータを書き換えるＳＯＴ－ＭＲＡＭが知られている。また、ＳＯＴ－ＭＲＡＭ素子において、導電層として層間反強磁性結合層を用いることも提案されている。
【０００３】
磁性体に垂直磁化材料を用いると、面内磁化した磁性体を用いるよりも素子の大きさをより小さく、高密度に配置でき、記憶容量を向上させることができる。しかしながら、垂直磁気異方性が小さいと熱安定性が悪くなることが知られている。また、非特許文献１及び非特許文献２には、ＳＴＴ－ＭＲＡＭにおいて強磁性層間の結合強度が小さいとバックホッピングによる書込みエラーが増大するという問題が開示されている。
【０００４】
特許文献１には、層間反強磁性結合層としてＩｒ層、Ｒｕ層が用いられていることが開示されている。素子サイズを微細化していくとＰｉｎ層の安定性が悪くなるためバックホッピングによる書込みエラーが増大してしまうことから、Ｉｒ層、Ｒｕ層よりも交換結合強度が強い層間反強磁性結合層が求められている。
【先行技術文献】
【特許文献】
【０００５】
特開２０２２－３３０２６号公報
【非特許文献】
【０００６】
W. Kim et al., IEEE Trans. Magn. 52, 3401004 (2016)
T. Devolder et al., Phys. Rev. B 102, 184406 (2020)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このように、垂直磁気異方性を有する上下の二つの磁性層の結合強度の強い積層膜が求められている。
【０００８】
そこで、本発明は、上下の二つの磁性層の層間交換結合強度の強い積層膜並びにそれを含む磁気抵抗効果素子、半導体メモリ及びロジックＬＳＩを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は以下のコンセプトを有する。
［１］第１の磁性層と、
前記第１の磁性層と隣接する反強磁性結合層と、
前記反強磁性結合層と隣接し、前記第１の磁性層と反強磁性結合する第２の磁性層と、
を備えており、
前記反強磁性結合層はＩｒ－Ｒｅ合金を含む層を含み、前記Ｉｒ－Ｒｅ合金におけるＲｅの原子割合が０％より大きく、１２．５％以下である、積層膜。
［２］前記Ｉｒ－Ｒｅ合金におけるＲｅの原子割合が１０％以下である、前記［１］に記載の積層膜。
［３］前記Ｉｒ－Ｒｅ合金におけるＲｅの原子割合が４．５％以下である、前記［１］に記載の積層膜。
［４］前記反強磁性結合層におけるＩｒとＲｅとを含む層は、０．２ｎｍよりも大きく、かつ、１．０ｎｍよりも小さい厚みを有する、前記［１］に記載の積層膜。
［５］前記第１の磁性層、前記第２の磁性層の少なくとも何れかは、Ｃｏ層とＰｔ層との積層を含んでなる、前記［１］に記載の積層膜。
［６］前記反強磁性結合層は、前記Ｉｒ－Ｒｅ合金を含む層と、Ｐｔ又はＰｔの合金を含む層とを備える、前記［１］に記載の積層膜。
［７］前記反強磁性結合層は、前記Ｉｒ－Ｒｅ合金を含む層と、Ｉｒを含む層とを備える、前記［１］に記載の積層膜。
［８］記録層と障壁層と参照層とを備え、
前記記録層と前記参照層とが前記障壁層を挟んでおり、
前記参照層が、前記［１］乃至［７］の何れか１項に記載の積層膜を備える、磁気抵抗効果素子。
［９］導電層と記録層と障壁層と参照層とを備え、
前記導電層が前記［１］乃至［７］の何れか１項に記載の積層膜を備え、
前記導電層に流れる電流の書込み電流により、前記記録層における磁化の方向が反転する、磁気抵抗効果素子。
［１０］前記［８］に記載の磁気抵抗効果素子を有する、半導体メモリ。
［１１］前記［８］に記載の磁気抵抗効果素子を有する、ロジックＬＳＩ。
［１２］前記［９］に記載の磁気抵抗効果素子を有する、半導体メモリ。
［１３］前記［９］に記載の磁気抵抗効果素子を有する、ロジックＬＳＩ。
【発明の効果】
【００１０】
本発明によれば、積層膜が、第１の磁性層と、第１の磁性層と隣接する反強磁性結合層と、反強磁性結合層と隣接し、前記第１の磁性層と反強磁性結合する第２の磁性層と、を備えており、反強磁性結合層はＩｒ－Ｒｅ合金を含む層を含み、前記Ｉｒ－Ｒｅ合金におけるＲｅの原子割合が０％より大きく、１２．５％以下であるため、第１の磁性層と第２の磁性層との層間交換結合強度が強い。このような積層膜を磁気抵抗効果素子に使用したり、ＳＴＴ－ＭＲＡＭ、ＳＯＴ－ＭＲＡＭさらにはＭＲＡＭを含む半導体メモリに使用したり、ＳＯＴ－ＭＲＡＭ用導電層に使用したり、ロジックＬＳＩに使用したりすることにより、熱安定性のよい、作製の際のアニール工程を経ても垂直磁気異方性を維持した強いピン止めが可能な耐熱性のよい、スピンデバイスを提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許