特許ウォッチ

公開番号2025062677
公報種別公開特許公報(A)
公開日2025-04-15
出願番号2023171853
出願日2023-10-03
発明の名称信号出力回路
出願人日本精工株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 3/00 20060101AFI20250408BHJP(計算;計数)
要約【課題】デバイスを制御するための信号線数の増加を抑える。
【解決手段】信号出力回路は、複数本の信号線それぞれにデータを出力する制御部と、前記複数本の信号線によって出力されるデータを入力し、そのデータを出力するデバイスと、を含む信号出力回路であって、前記制御部は、さらに、前記データを順次選択するために周期的に変化するN本の選択信号を出力し、前記デバイスは、N本(Nは正の整数)の選択信号をM本(MはNより大きい整数)の出力に変換するデコーダと、前記複数本の信号線によって出力されるデータに対応して設けられて、前記デコーダの出力によってイネーブル状態になる記憶部と、を備え、前記記憶部は、イネーブル状態であるときにデータを記憶し、記憶したデータを出力し続ける。
【選択図】図1
特許請求の範囲【請求項１】
複数本の信号線それぞれにデータを出力する制御部と、
前記複数本の信号線によって出力されるデータを入力し、そのデータを出力するデバイスと、
を含む信号出力回路であって、
前記制御部は、さらに、前記データを順次選択するために周期的に変化するＮ本の選択信号を出力し、
前記デバイスは、
Ｎ本（Ｎは正の整数）の選択信号をＭ本（ＭはＮより大きい整数）の出力に変換するデコーダと、
前記複数本の信号線によって出力されるデータに対応して設けられて、前記デコーダの出力によってイネーブル状態になる記憶部と、
を備え、
前記記憶部は、イネーブル状態であるときにデータを記憶し、記憶したデータを出力し続ける
信号出力回路。
続きを表示（約 200 文字）【請求項２】
前記記憶部は、イネーブル端子を有するＤラッチ回路であり、
前記デコーダの出力が前記イネーブル端子に入力される
請求項１に記載の信号出力回路。
【請求項３】
前記記憶部に対応して設けられる発光素子をさらに含み、
前記発光素子は、前記記憶部が記憶しているデータに基づいて発光する
請求項１または請求項２に記載の信号出力回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、信号出力回路に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
複数のデバイスに、共通の制御信号を入力し、複数のデバイスによる入出力の制御を一括で行う技術が知られている（例えば、特許文献１）。特許文献１に記載の技術によると、ライト・リード信号に加えて、割込み信号の信号線を設けている。
【先行技術文献】
【特許文献】
【０００３】
特許第６１６０８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、入出力の制御を一括で行うようにライト・リード信号に加えて、割込み信号の信号線を追加する場合、マイコンからデバイスを制御するための信号線数が多くなる問題がある。
【０００５】
本発明は、上記に鑑みてなされたものであって、その目的は、デバイスを制御するための信号線数の増加を抑えることができる信号出力回路を提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本開示による信号出力回路は、複数本の信号線それぞれにデータを出力する制御部と、前記複数本の信号線によって出力されるデータを入力し、そのデータを出力するデバイスと、を含む信号出力回路であって、前記制御部は、さらに、前記データを順次選択するために周期的に変化するＮ本の選択信号を出力し、前記デバイスは、Ｎ本（Ｎは正の整数）の選択信号をＭ本（ＭはＮより大きい整数）の出力に変換するデコーダと、前記複数本の信号線によって出力されるデータに対応して設けられて、前記デコーダの出力によってイネーブル状態になる記憶部と、を備え、前記記憶部は、イネーブル状態であるときにデータを記憶し、記憶したデータを出力し続ける。
【発明の効果】
【０００７】
本発明によれば、デバイスを制御するための信号線数の増加を抑えることができる。
【図面の簡単な説明】
【０００８】
図１は、本開示の実施形態による信号出力回路の構成を示すブロック図である。
図２は、図１に示す制御基板の動作を説明する図である。
図３は、出力デバイスの信号出力の例を示す図である。
図４は、出力デバイスの構成例を示す図である。
図５は、入力デバイスの構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の実施形態を図面に基づいて詳細に説明する。以下の各実施形態の説明において、他の実施形態と同一または同等の構成部分については同一の符号を付し、その説明を簡略または省略する。各実施形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。以下に記載した構成は適宜組み合わせることが可能である。発明の要旨を逸脱しない範囲で構成の省略、置換または変更を行うことができる。
【００１０】
（構成）
図１は、本開示の実施形態による信号出力回路の構成を示すブロック図である。図１において、制御基板１００は、本開示の信号出力回路に相当する。制御基板１００は、制御部２０と、出力デバイス１０、１１、１２、および、１３と、を含む。
（【００１１】以降は省略されています）

関連特許