TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2024155475
公報種別
公開特許公報(A)
公開日
2024-10-31
出願番号
2023070221
出願日
2023-04-21
発明の名称
半導体装置
出願人
アズビル株式会社
代理人
弁理士法人酒井国際特許事務所
主分類
H01L
27/06 20060101AFI20241024BHJP(基本的電気素子)
要約
【課題】起動の際の寄生トランジスタによる誤動作の発生を防ぐ。
【解決手段】本開示の半導体装置は、高電位側電源端子及び低電位側電源端子から電源が供給される回路ブロックである特定回路ブロックと、高電位側入力端子、高電位側電源端子及び低電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続される第1の寄生トランジスタと、低電位側入力端子、低電位側電源端子及び高電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続されて第1の寄生トランジスタとサイリスタ接続される第2の寄生トランジスタと、低電位側入力端子及び低電位側電源端子にエミッタ及びベースがそれぞれ接続されるとともに特定回路ブロック内の配線にコレクタが接続される第3の寄生トランジスタと、低電位側電源端子及び高電位側電源端子の間に接続されて第2の寄生トランジスタのコレクタ電位をクランプするダイオードとを備える。
【選択図】図1
特許請求の範囲
【請求項1】
高電位側電源端子と、
低電位側電源端子と、
高電位側入力端子と、
前記高電位側入力端子に入力された電流が排出される低電位側入力端子と、
前記高電位側電源端子及び前記低電位側電源端子から電源が供給される回路ブロックである特定回路ブロックと、
前記高電位側入力端子、前記高電位側電源端子及び前記低電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続される第1の寄生トランジスタと、
前記低電位側入力端子、前記低電位側電源端子及び前記高電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続されて前記第1の寄生トランジスタとサイリスタ接続される第2の寄生トランジスタと、
前記低電位側入力端子及び前記低電位側電源端子にエミッタ及びベースがそれぞれ接続されるとともに前記特定回路ブロック内の配線にコレクタが接続される第3の寄生トランジスタと、
前記低電位側電源端子及び前記高電位側電源端子の間に接続されて前記第2の寄生トランジスタのコレクタ電位をクランプするダイオードと
を備える半導体装置。
続きを表示(約 74 文字)
【請求項2】
前記特定回路ブロックは、基準電源回路の電源投入時における起動不良を防ぐ回路ブロックである請求項1に記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体装置に関する。
続きを表示(約 1,700 文字)
【背景技術】
【0002】
CMOS(Complementary Metal Oxide Semiconductor)型の回路により構成された半導体装置は、消費電力が低い等の利点を有し、広く使用されている。一方、このCMOS型の回路は半導体基板にpウェル及びnウェルが配置されるため、半導体基板にpnpトランジスタ及びnpnトランジスタの寄生トランジスタが形成される。これらの寄生トランジスタがサイリスタ接続されて導通すると、半導体装置に異常な電流が流れる等の不具合を生じる。
【0003】
このような不具合の発生を防ぐ半導体装置が提案されている。例えば、特許文献1には、入力端子及び電源端子の間に保護用のダイオードを配置するとともにサイリスタ接続された寄生トランジスタに流れる電流を阻害する半導体領域(コンタクト領域)を配置した半導体装置が提案されている。
【先行技術文献】
【特許文献】
【0004】
特開昭51-147187号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1の半導体装置では、半導体装置に電源が投入される起動時において入力端子に電圧が印加される場合に寄生トランジスタによる誤動作の発生を防ぐことができないという問題がある。起動時等の電源電圧が十分に立ち上がっていない状態では、保護用のダイオードがフローティング状態となって機能せず、半導体装置の入力端子に印加される電圧により寄生トランジスタが導通してしまうためである。
【0006】
そこで、本開示では、起動の際の寄生トランジスタによる誤動作の発生を防ぐ半導体装置を提案する。
【課題を解決するための手段】
【0007】
本開示に係る半導体装置は、高電位側電源端子と、低電位側電源端子と、高電位側入力端子と、上記高電位側入力端子に入力された電流が排出される低電位側入力端子と、上記高電位側電源端子及び上記低電位側電源端子から電源が供給される回路ブロックである特定回路ブロックと、上記高電位側入力端子、上記高電位側電源端子及び上記低電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続される第1の寄生トランジスタと、上記低電位側入力端子、上記低電位側電源端子及び上記高電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続されて上記第1の寄生トランジスタとサイリスタ接続される第2の寄生トランジスタと、上記低電位側入力端子及び上記低電位側電源端子にエミッタ及びベースがそれぞれ接続されるとともに上記特定回路ブロック内の配線にコレクタが接続される第3の寄生トランジスタと、上記低電位側電源端子及び上記高電位側電源端子の間に接続されて上記第2の寄生トランジスタのコレクタ電位をクランプするダイオードとを備える半導体装置である。
【0008】
また、上記半導体装置において、上記特定回路ブロックは、基準電源回路の電源投入時における起動不良を防ぐ回路ブロックであってもよい。
【発明の効果】
【0009】
上述した半導体装置によれば、サイリスタ接続される第1の寄生トランジスタ及び第2の寄生トランジスタのうちの第2の寄生トランジスタのコレクタ電位をクランプするダイオードを配置することにより、第1の寄生トランジスタ及び第2の寄生トランジスタからなる回路の電流の増加を防ぐことができる。このため、第1の寄生トランジスタのコレクタ電流がベースに流入する第3の寄生トランジスタのコレクタ電流を低減することができる。第3の寄生トランジスタが等価的に接続される半導体装置の内部の回路ブロックの誤動作の発生を防ぐことができる。
【図面の簡単な説明】
【0010】
図1は、本開示の実施形態に係る半導体装置の構成例を示す図である。
図2は、本開示の実施形態に係る半導体装置の構成例を示す断面図である。
【発明を実施するための形態】
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
アズビル株式会社
締結部材
今日
アズビル株式会社
建物管理システム
1か月前
アズビル株式会社
配線構造及び超音波流量計
27日前
アズビル株式会社
制御システムおよび制御方法
1日前
アズビル株式会社
制御システムおよび制御方法
1日前
アズビル株式会社
圧電デバイス及び超音波流量計
27日前
アズビル株式会社
圧電デバイス及び超音波流量計
27日前
アズビル株式会社
情報処理装置及び超音波流量計
21日前
アズビル株式会社
予兆検知・診断装置および方法
27日前
アズビル株式会社
評価装置、評価方法および評価プログラム
1か月前
アズビル株式会社
ディスパッチ計画作成装置及びプログラム
2か月前
アズビル株式会社
ダクト用部材およびダクト用部材の施工方法
2か月前
アズビル株式会社
時間計測回路、測距装置、及び時間計測方法
2か月前
アズビル株式会社
情報処理装置、区間選択方法及び区間選択プログラム
27日前
アズビル株式会社
情報処理装置、情報処理方法および情報処理プログラム
27日前
アズビル株式会社
デマンドレスポンスシステム、電源制御装置、および電源制御方法
1か月前
ダイキン工業株式会社
異常予兆検知装置、異常予兆検知システム、異常予兆検知方法及び異常予兆検知プログラム
1か月前
日東精工株式会社
端子部品
1か月前
株式会社潤工社
同軸ケーブル
20日前
株式会社ExH
電流開閉装置
22日前
レナタ・アーゲー
電池
1か月前
個人
鉄心用材料とその製造方法
27日前
株式会社クオルテック
空気電池
1か月前
個人
マルチバンドコイルアンテナ
7日前
エイブリック株式会社
半導体装置
22日前
株式会社メルビル
ステージ
29日前
オムロン株式会社
電磁継電器
23日前
株式会社GSユアサ
蓄電素子
1日前
株式会社大阪ソーダ
複合固体電解質
1日前
矢崎総業株式会社
電線
2日前
株式会社GSユアサ
蓄電装置
1か月前
株式会社GSユアサ
蓄電装置
27日前
株式会社GSユアサ
蓄電装置
22日前
三菱電機株式会社
漏電遮断器
1か月前
株式会社GSユアサ
蓄電装置
27日前
株式会社GSユアサ
蓄電装置
27日前
続きを見る
他の特許を見る