特許ウォッチ

公開番号2024155475
公報種別公開特許公報(A)
公開日2024-10-31
出願番号2023070221
出願日2023-04-21
発明の名称半導体装置
出願人アズビル株式会社
代理人弁理士法人酒井国際特許事務所
主分類H01L 27/06 20060101AFI20241024BHJP(基本的電気素子)
要約【課題】起動の際の寄生トランジスタによる誤動作の発生を防ぐ。
【解決手段】本開示の半導体装置は、高電位側電源端子及び低電位側電源端子から電源が供給される回路ブロックである特定回路ブロックと、高電位側入力端子、高電位側電源端子及び低電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続される第1の寄生トランジスタと、低電位側入力端子、低電位側電源端子及び高電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続されて第1の寄生トランジスタとサイリスタ接続される第2の寄生トランジスタと、低電位側入力端子及び低電位側電源端子にエミッタ及びベースがそれぞれ接続されるとともに特定回路ブロック内の配線にコレクタが接続される第3の寄生トランジスタと、低電位側電源端子及び高電位側電源端子の間に接続されて第2の寄生トランジスタのコレクタ電位をクランプするダイオードとを備える。
【選択図】図1
特許請求の範囲【請求項１】
高電位側電源端子と、
低電位側電源端子と、
高電位側入力端子と、
前記高電位側入力端子に入力された電流が排出される低電位側入力端子と、
前記高電位側電源端子及び前記低電位側電源端子から電源が供給される回路ブロックである特定回路ブロックと、
前記高電位側入力端子、前記高電位側電源端子及び前記低電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続される第１の寄生トランジスタと、
前記低電位側入力端子、前記低電位側電源端子及び前記高電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続されて前記第１の寄生トランジスタとサイリスタ接続される第２の寄生トランジスタと、
前記低電位側入力端子及び前記低電位側電源端子にエミッタ及びベースがそれぞれ接続されるとともに前記特定回路ブロック内の配線にコレクタが接続される第３の寄生トランジスタと、
前記低電位側電源端子及び前記高電位側電源端子の間に接続されて前記第２の寄生トランジスタのコレクタ電位をクランプするダイオードと
を備える半導体装置。
続きを表示（約 74 文字）【請求項２】
前記特定回路ブロックは、基準電源回路の電源投入時における起動不良を防ぐ回路ブロックである請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の回路により構成された半導体装置は、消費電力が低い等の利点を有し、広く使用されている。一方、このＣＭＯＳ型の回路は半導体基板にｐウェル及びｎウェルが配置されるため、半導体基板にｐｎｐトランジスタ及びｎｐｎトランジスタの寄生トランジスタが形成される。これらの寄生トランジスタがサイリスタ接続されて導通すると、半導体装置に異常な電流が流れる等の不具合を生じる。
【０００３】
このような不具合の発生を防ぐ半導体装置が提案されている。例えば、特許文献１には、入力端子及び電源端子の間に保護用のダイオードを配置するとともにサイリスタ接続された寄生トランジスタに流れる電流を阻害する半導体領域（コンタクト領域）を配置した半導体装置が提案されている。
【先行技術文献】
【特許文献】
【０００４】
特開昭５１－１４７１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の半導体装置では、半導体装置に電源が投入される起動時において入力端子に電圧が印加される場合に寄生トランジスタによる誤動作の発生を防ぐことができないという問題がある。起動時等の電源電圧が十分に立ち上がっていない状態では、保護用のダイオードがフローティング状態となって機能せず、半導体装置の入力端子に印加される電圧により寄生トランジスタが導通してしまうためである。
【０００６】
そこで、本開示では、起動の際の寄生トランジスタによる誤動作の発生を防ぐ半導体装置を提案する。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、高電位側電源端子と、低電位側電源端子と、高電位側入力端子と、上記高電位側入力端子に入力された電流が排出される低電位側入力端子と、上記高電位側電源端子及び上記低電位側電源端子から電源が供給される回路ブロックである特定回路ブロックと、上記高電位側入力端子、上記高電位側電源端子及び上記低電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続される第１の寄生トランジスタと、上記低電位側入力端子、上記低電位側電源端子及び上記高電位側電源端子にエミッタ、ベース及びコレクタがそれぞれ接続されて上記第１の寄生トランジスタとサイリスタ接続される第２の寄生トランジスタと、上記低電位側入力端子及び上記低電位側電源端子にエミッタ及びベースがそれぞれ接続されるとともに上記特定回路ブロック内の配線にコレクタが接続される第３の寄生トランジスタと、上記低電位側電源端子及び上記高電位側電源端子の間に接続されて上記第２の寄生トランジスタのコレクタ電位をクランプするダイオードとを備える半導体装置である。
【０００８】
また、上記半導体装置において、上記特定回路ブロックは、基準電源回路の電源投入時における起動不良を防ぐ回路ブロックであってもよい。
【発明の効果】
【０００９】
上述した半導体装置によれば、サイリスタ接続される第１の寄生トランジスタ及び第２の寄生トランジスタのうちの第２の寄生トランジスタのコレクタ電位をクランプするダイオードを配置することにより、第１の寄生トランジスタ及び第２の寄生トランジスタからなる回路の電流の増加を防ぐことができる。このため、第１の寄生トランジスタのコレクタ電流がベースに流入する第３の寄生トランジスタのコレクタ電流を低減することができる。第３の寄生トランジスタが等価的に接続される半導体装置の内部の回路ブロックの誤動作の発生を防ぐことができる。
【図面の簡単な説明】
【００１０】
図１は、本開示の実施形態に係る半導体装置の構成例を示す図である。
図２は、本開示の実施形態に係る半導体装置の構成例を示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許