特許ウォッチ

公開番号2024153517
公報種別公開特許公報(A)
公開日2024-10-29
出願番号2023067498
出願日2023-04-17
発明の名称超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
出願人国立研究開発法人産業技術総合研究所,富士電機株式会社
代理人個人
主分類H01L 29/78 20060101AFI20241022BHJP(基本的電気素子)
要約【課題】n型の半導体層の形成の際に、面内のキャリア濃度分布の影響を小さくできる超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法を提供する。
【解決手段】超接合炭化珪素半導体装置は、炭化珪素半導体基板1と、第1導電型の第1半導体層17と、第1導電型の第1カラム領域4と第2導電型の第2カラム領域3とが繰り返し交互に配置された並列pn領域21と、第1導電型の第2半導体層5と、第2導電型の第3半導体層6と、第1導電型の第1半導体領域7と、トレンチ16と、第2導電型の第2半導体領域14と、第2導電型の第3半導体領域15と、ゲート電極10と、第1電極12と、を備える。第1カラム領域4および第2カラム領域3は、不純物としてリンを含む。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた第１導電型の第１半導体層と、
前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた、第１導電型の第１カラム領域と第２導電型の第２カラム領域とが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ領域と、
前記並列ｐｎ領域の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第１導電型の第２半導体層と、
前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第３半導体層と、
前記第３半導体層の内部に選択的に設けられた前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域と、
前記第１半導体領域および前記第３半導体層を貫通して前記第２半導体層に達するトレンチと、
前記第２半導体層内に設けられた、前記トレンチの底部と接する第２導電型の第２半導体領域と、
前記第２半導体層の表面層の、前記トレンチの間に設けられた、第２導電型の第３半導体領域と、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第１半導体領域および前記第３半導体層に接する第１電極と、
を備え、
前記第１カラム領域および前記第２カラム領域は、不純物としてリンを含むことを特徴とする超接合炭化珪素半導体装置。
続きを表示（約 1,700 文字）【請求項２】
前記第１カラム領域は、前記炭化珪素半導体基板側の下部第１カラム領域と、前記第２半導体層側の上部第１カラム領域とから構成され、
前記下部第１カラム領域は、不純物として窒素を含み、前記上部第１カラム領域および前記第２カラム領域は、不純物としてリンを含むことを特徴とする請求項１に記載の超接合炭化珪素半導体装置。
【請求項３】
前記第１半導体層は、不純物としてリンを含むことを特徴とする請求項１または２に記載の超接合炭化珪素半導体装置。
【請求項４】
第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程と、
前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、第１導電型の第１カラム領域と第２導電型の第２カラム領域とが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ領域を形成する第２工程と、
前記並列ｐｎ領域の、前記炭化珪素半導体基板側に対して反対側の表面に第１導電型の第２半導体層を形成する第３工程と、
前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第３半導体層を形成する第４工程と、
前記第２半導体層内に第２導電型の第２半導体領域を形成する第５工程と、
前記第２半導体層の表面層に第２導電型の第３半導体領域を形成する第６工程と、
前記第３半導体層の内部に選択的に前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域を形成する第７工程と、
前記第１半導体領域および前記第３半導体層を貫通して、前記第２半導体層に達し、底面が前記第２半導体領域と接するトレンチを形成する第８工程と、
前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第９工程と、
前記第１半導体領域および前記第３半導体層に接する第１電極を形成する第１０工程と、
を含み、
前記第２工程では、前記第１半導体層のおもて面に炭化珪素でできたエピタキシャル膜を形成し、前記エピタキシャル膜の表面から全面に、リンイオンを注入することにより、第１導電型の半導体領域を形成し、前記半導体領域内に、第２導電型となる不純物イオンを選択的に注入することにより、第２導電型の半導体領域を形成することを複数回繰り返すことで、並列ｐｎ構造を形成することを特徴とする超接合炭化珪素半導体装置の製造方法。
【請求項５】
前記第２工程では、前記第１半導体層のおもて面に炭化珪素でできたエピタキシャル膜を形成し、前記エピタキシャル膜の表面から全面に、前記炭化珪素半導体基板側の下部領域に、窒素イオンを注入し、前記エピタキシャル膜の表面から全面に、リンイオンを注入することにより、第１導電型の半導体領域を形成し、前記半導体領域内に、第２導電型となる不純物イオンを選択的に注入することにより、第２導電型の半導体領域を形成することを１回または複数回繰り返すことで、前記並列ｐｎ構造を形成することを特徴とする請求項４に記載の超接合炭化珪素半導体装置の製造方法。
【請求項６】
前記第１工程では、前記炭化珪素半導体基板のおもて面に前記エピタキシャル膜を形成し、前記エピタキシャル膜の表面から全面に、リンイオンを注入することにより前記第１半導体層を形成することを特徴とする請求項４または５に記載の超接合炭化珪素半導体装置の製造方法。
【請求項７】
前記エピタキシャル膜は、炭化珪素でできたノンドープ膜または、窒素原子を１×１０
13
～１０
15
／ｃｍ
3
でドーピングした炭化珪素でできた超低濃度膜であることを特徴とする請求項４または５に記載の超接合炭化珪素半導体装置の製造方法。
【請求項８】
前記第１半導体層は、不純物としてリンと窒素を含むことを特徴とする請求項４または５に記載の超接合炭化珪素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
この発明は、超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
従来の炭化珪素ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）では、エピタキシャル成長とイオン注入とを組み合わせることで、ゲート酸化膜と炭化珪素との高品質な界面を作り低抵抗を実現している。さらに、ゲート酸化膜に高電界が印加されないような構造とすることで高耐圧、高信頼性の半導体装置を実現している（例えば、下記特許文献１参照）。
【０００３】
例えば、低抵抗を実現するため、ゲート酸化膜と炭化珪素との高品質な界面を作り、ＪＦＥＴ（ＪｕｎｃｔｉｏｎＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）部分の不純物濃度を高くすることで低抵抗を実現している。また、ゲート電極下に電界を緩和させるためのｐ型領域を形成することで高耐圧、高信頼性を実現している。また、コンタクト領域の下に深いｐ型領域を形成し、ドレイン電極に性能限界以上の高電圧が印加された時に発生するアバランシェ電流をゲート電極近傍に流れなくすることで、ゲート電極の負荷を小さくしている。また、コンタクト領域の下の深いｐ型領域により、内蔵ダイオードを動作させる時でも大電流がゲート電極近傍に流れなくすることで、ゲート電極の負荷を小さくし信頼性を向上させている。
【０００４】
ここで、通常のｎ型チャネル縦型ＭＯＳＦＥＴでは、半導体基板内に形成される複数の半導体層のうち、ｎ型伝導層（ドリフト層）が最も高抵抗の半導体層である。このｎ型ドリフト層の電気抵抗が縦型ＭＯＳＦＥＴ全体のオン抵抗に大きく影響を与えている。縦型ＭＯＳＦＥＴ全体のオン抵抗を低減するためには、ｎ型ドリフト層の厚みを薄くし電流経路を短くすることで実現できる。
【０００５】
しかし、縦型ＭＯＳＦＥＴは、オフ状態において空乏層が高抵抗のｎ型ドリフト層まで広がることで、耐圧を保持する機能も有している。このため、オン抵抗低減のためにｎ型ドリフト層を薄くした場合、オフ状態における空乏層の広がりが短くなるため、低い印加電圧で破壊電界強度に達しやすくなり、耐圧が低下する。一方、縦型ＭＯＳＦＥＴの耐圧を高くするためには、ｎ型ドリフト層の厚みを増加させる必要があり、オン抵抗が増加する。このようなオン抵抗と耐圧の関係をトレードオフ関係と呼び、トレードオフ関係にある両者をともに向上させることは一般的に難しい。このオン抵抗と耐圧とのトレードオフ関係は、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やバイポーラトランジスタ、ダイオード等の半導体装置においても同様に成立することが知られている。
【０００６】
上述のような問題を解決する半導体装置の構造として、超接合（ＳＪ：ＳｕｐｅｒＪｕｎｃｔｉｏｎ：スーパージャンクション）構造が知られている（例えば、下記特許文献２、３参照）。図１４は、従来の超接合炭化珪素半導体装置の構造を示す断面図である。
【０００７】
図１４では、超接合炭化珪素半導体装置として、超接合構造を有するＭＯＳＦＥＴ（以下、ＳＪ－ＭＯＳＦＥＴ）を示す。図１４に示すように、ＳＪ－ＭＯＳＦＥＴ１５０は、高不純物濃度のｎ
+
型炭化珪素半導体基板１０１に、ｎ型バッファ層１１７およびｎ型ドリフト層１０２を成長させたウエハを材料とする。このウエハ表面からｎ型ドリフト層１０２を貫きｎ
+
型炭化珪素半導体基板１０１に到達しないｐ型カラム領域１０３が設けられている。図１４では、ｐ型カラム領域１０３はｎ
+
型炭化珪素半導体基板１０１に到達しないが、ｎ
+
型炭化珪素半導体基板１０１に到達してもよい。
【０００８】
また、ｎ型ドリフト層１０２中に、基板主面に垂直な方向に延び、かつ基板主面に平行な面において狭い幅を有するｐ型領域（ｐ型カラム領域１０３）とｎ型領域（ｐ型カラム領域１０３に挟まれたｎ型ドリフト層１０２の部分、以下ｎ型カラム領域１０４と称する）とを基板主面に平行な面において交互に繰り返し並べた並列構造（以降、並列ｐｎ構造１２１と称する）を有している。並列ｐｎ構造１２１を構成するｐ型カラム領域１０３およびｎ型カラム領域１０４は、ｎ型ドリフト層１０２に対応して不純物濃度を高めた領域である。並列ｐｎ構造１２１では、ｐ型カラム領域１０３およびｎ型カラム領域１０４に含まれる不純物濃度と面積との積である不純物量を略等しくチャージバランスをとることで、オフ状態において擬似的にノンドープ層を作り出して高耐圧化を図ることができる。
【０００９】
図１４において、符号１０５、１０６、１０７、１０８、１０９、１１０、１１１、１１２、１１４、１１５および１１６は、それぞれｎ型高濃度領域、ｐ型ベース層、ｎ
+
型ソース領域、ｐ
+
型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、第１ｐ
+
型ベース領域、第２ｐ
+
型ベース領域およびトレンチを表している。
【００１０】
また、第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層を備える超接合半導体素子において、第一導電型ドリフト領域の不純物がリンである超接合半導体素子が記載されている（例えば、下記特許文献４参照）。
【先行技術文献】
【特許文献】
（【００１１】以降は省略されています）

関連特許