特許ウォッチ

公開番号2024143376
公報種別公開特許公報(A)
公開日2024-10-11
出願番号2023056021
出願日2023-03-30
発明の名称半導体装置および半導体装置の製造方法
出願人ローム株式会社
代理人個人,個人
主分類H01L 21/336 20060101AFI20241003BHJP(基本的電気素子)
要約【課題】トランジスタの高耐圧化を図ること。
【解決手段】半導体装置は、半導体基板40に達するように半導体基板40上の第2半導体層52および第1半導体層51を貫通して形成された第1トレンチ31と、第1トレンチ31内に埋め込まれた第1絶縁膜32A,32Bおよび導電部材33と、半導体基板40の手前まで延びた第2トレンチ61と、第2トレンチ61の第2側面および第2底面に形成されたn型の第2拡散層63と、第2トレンチ61内に埋め込まれた第2絶縁膜62と、第2トレンチ61の隣に形成されたウエル領域64と、ウエル領域64に形成されたソースコンタクト領域65と、ウエル領域64と第2トレンチ61とに跨って形成されたゲート絶縁膜およびゲート電極67と、第2トレンチ61に対してウエル領域64と反対側に設けられ、第2拡散層63と電気的に接続されたドレインコンタクト領域68と、を含む。
【選択図】図3
特許請求の範囲【請求項１】
第１導電型の半導体基板と、
前記半導体基板上の第１半導体層と、
前記第１半導体層の上面に接する第２導電型の第２半導体層と、
前記半導体基板に達するように前記第２半導体層および前記第１半導体層を貫通して形成された第１トレンチと、
前記第１トレンチの側面を覆う第１絶縁膜と、
前記第１絶縁膜を介して前記第１トレンチに埋め込まれ、前記半導体基板と接する導電部材と、
前記第１トレンチの側面に形成された第２導電型の第１拡散層と、
前記第１トレンチよりも小さな幅を有し、前記半導体基板の手前まで延びた第２トレンチと、
前記第２トレンチの側面および底面に形成された第２導電型の第２拡散層と、
前記第２トレンチ内に埋め込まれた第２絶縁膜と、
前記第２半導体層の上面のうち前記第２トレンチの隣に形成された第１導電型のウエル領域と、
前記ウエル領域に形成された第２導電型のソースコンタクト領域と、
前記ウエル領域と前記第２トレンチとに跨って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記第２半導体層の上面のうち前記第２トレンチに対して前記ウエル領域と反対側に設けられ、前記第２拡散層と電気的に接続された第２導電型のドレインコンタクト領域と、
を含む、半導体装置。
続きを表示（約 830 文字）【請求項２】
前記第２拡散層は、
前記第２トレンチの両側面に形成された第１側面拡散層および第２側面拡散層と、
前記第２トレンチの底面に形成され、前記第１側面拡散層と前記第２側面拡散層とを繋ぐ底面拡散層と、
を含み、
前記第１側面拡散層は、前記ドレインコンタクト領域に電気的に接続されており、
前記第２側面拡散層は、前記第１側面拡散層よりも前記ウエル領域寄りに配置されており、
前記ドレインコンタクト領域と前記ソースコンタクト領域とは、前記第１側面拡散層、前記底面拡散層、前記第２側面拡散層、および前記ウエル領域を介して繋がっている
請求項１に記載の半導体装置。
【請求項３】
前記第２トレンチの深さは、前記第２トレンチの幅よりも大きい
請求項１に記載の半導体装置。
【請求項４】
前記第２拡散層の厚さは、０．３μｍ以上３μｍ以下である
請求項１に記載の半導体装置。
【請求項５】
前記第２拡散層の厚さは、１．５μｍ以上１．７μｍ以下である
請求項４に記載の半導体装置。
【請求項６】
前記第２トレンチの底面は、下に向けて凸となるように湾曲している
請求項１に記載の半導体装置。
【請求項７】
前記第２トレンチは、前記第１半導体層まで延びている
請求項１に記載の半導体装置。
【請求項８】
前記第２トレンチを覆う第３絶縁膜を含む
請求項１に記載の半導体装置。
【請求項９】
前記第２トレンチの深さは、前記第３絶縁膜の厚さよりも大きい
請求項８に記載の半導体装置。
【請求項１０】
前記第２絶縁膜内にフローティング電極が設けられている
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
素子形成領域に形成されたトランジスタを含む半導体装置が知られている（例えば、特許文献１参照）。半導体装置は、半導体層と、半導体層の表面に選択的に形成されたソース領域およびドレイン領域と、ゲート酸化膜を介して半導体層上に形成されたゲート電極とを含む。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－０５０５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、高耐圧のトランジスタが望まれている。
【課題を解決するための手段】
【０００５】
上記課題を解決する半導体装置は、第１導電型の半導体基板と、前記半導体基板上の第１半導体層と、前記第１半導体層の上面に接する第２導電型の第２半導体層と、前記半導体基板に達するように前記第２半導体層および前記第１半導体層を貫通して形成された第１トレンチと、前記第１トレンチの側面を覆う第１絶縁膜と、前記第１絶縁膜を介して前記第１トレンチに埋め込まれ、前記半導体基板と接する導電部材と、前記第１トレンチの側面に形成された第２導電型の第１拡散層と、前記第１トレンチよりも小さな幅を有し、前記半導体基板の手前まで延びた第２トレンチと、前記第２トレンチの側面および底面に形成された第２導電型の第２拡散層と、前記第２トレンチ内に埋め込まれた第２絶縁膜と、前記第２半導体層の上面のうち前記第２トレンチの隣に形成された第１導電型のウエル領域と、前記ウエル領域に形成された第２導電型のソースコンタクト領域と、前記ウエル領域と前記第２トレンチとに跨って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第２半導体層の上面のうち前記第２トレンチに対して前記ウエル領域と反対側に設けられ、前記第２拡散層と電気的に接続された第２導電型のドレインコンタクト領域と、を含む。
【０００６】
上記課題を解決する半導体装置の製造方法は、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層上に第２半導体層を形成する工程と、第１トレンチ、および前記第１トレンチよりも幅が狭い第２トレンチを形成する工程と、前記第１トレンチの側面に第１拡散層を形成するとともに、前記第２トレンチの側面および底面に第２拡散層を形成する工程と、前記第１トレンチの側面に第１絶縁膜を形成するとともに、前記第２トレンチの側面および底面に第２絶縁膜を形成する工程と、前記第２半導体層の上面のうち前記第２トレンチの隣にウエル領域を形成する工程と、前記第２半導体層の一部を介して前記ウエル領域と前記第２トレンチとに跨ってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ウエル領域にソースコンタクト領域を形成するとともに、前記第２半導体層の上面のうち前記第２トレンチに対して前記ウエル領域と反対側に、前記第２拡散層と接続されたドレインコンタクト領域を形成する工程と、を含む。
【発明の効果】
【０００７】
上記半導体装置および半導体装置の製造方法によれば、トランジスタの高耐圧化を図ることができる。
【図面の簡単な説明】
【０００８】
図１は、一実施形態の半導体装置を備える半導体モジュールの概略斜視図である。
図２は、図１の半導体装置におけるトランジスタ領域の概略平面図である。
図３は、図２のトランジスタ領域を３－３線で切断した概略断面図である。
図４は、図３のトランジスタ領域のうちＭＩＳＦＥＴを拡大した概略断面図である。
図５は、一実施形態の半導体装置の例示的な製造工程を示す概略断面図である。
図６は、図５に続く製造工程を示す概略断面図である。
図７は、図６に続く製造工程を示す概略断面図である。
図８は、図７に続く製造工程を示す概略断面図である。
図９は、図８に続く製造工程を示す概略断面図である。
図１０は、図９に続く製造工程を示す概略断面図である。
図１１は、図１０に続く製造工程を示す概略断面図である。
図１２は、図１１に続く製造工程を示す概略断面図である。
図１３は、図１２に続く製造工程を示す概略断面図である。
図１４は、図１３に続く製造工程を示す概略断面図である。
図１５は、変更例の半導体装置の概略断面図である。
図１６は、変更例の半導体装置の概略断面図である。
図１７は、変更例の半導体装置の概略断面図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本開示における半導体装置のいくつかの実施形態について説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図ではハッチング線が省略されている場合がある。添付図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【００１０】
以下の詳細な説明は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
（【００１１】以降は省略されています）

関連特許