特許ウォッチ

公開番号2024142277
公報種別公開特許公報(A)
公開日2024-10-10
出願番号2023054410
出願日2023-03-29
発明の名称情報処理プログラム、情報処理方法、および情報処理装置
出願人富士通株式会社
代理人個人
主分類G06N 10/20 20220101AFI20241003BHJP(計算;計数)
要約【課題】演算を効率よく実施し易くすること。
【解決手段】情報処理装置100は、n個の量子ビットに関する第1量子回路110を取得する。情報処理装置100は、取得した第1量子回路110に基づいて、非巡回有向グラフ(Directed Acyclic Graph)130を生成する。情報処理装置100は、他のゲートに依存せずに実行可能な、全体としてローカルな量子ビットの上限以下の量子ビットを参照する、それぞれプロセス間通信が発生する1以上のゲートを特定する。情報処理装置100は、第1量子回路110と論理的に等価な第2量子回路150を生成する。第2量子回路150は、少なくとも、特定した1以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える1以上のスワップゲートを、特定した1以上のゲートの直前に含む。
【選択図】図1
特許請求の範囲【請求項１】
ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。
続きを表示（約 2,000 文字）【請求項２】
前記１以上の量子ビットを特定する都度、前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを特定し、
前記１以上の第２ゲートを特定する都度、前記非巡回有向グラフの中から、特定した前記１以上の第２ゲートのそれぞれの第２ゲートを表すノードを除去する、
処理を前記コンピュータに実行させ、
前記第２量子回路を生成する処理は、
前記１以上の量子ビットを特定する都度、雛型回路に対して、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを追加し、前記１以上の第２ゲートを特定する都度、前記雛型回路に対して、特定した前記１以上の第２ゲートを追加することにより、前記第２量子回路を生成する、ことを特徴とする請求項１に記載の情報処理プログラム。
【請求項３】
前記１以上の第２ゲートを特定する処理は、
前記１以上の量子ビットを最初に特定する前に、前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、それぞれプロセス間通信が発生しない１以上の第２ゲートを一度特定する、ことを特徴とする請求項２に記載の情報処理プログラム。
【請求項４】
前記第２量子回路を生成する処理は、
前記非巡回有向グラフが空である場合、前記雛型回路の末尾に、初期状態でローカルな１以上の量子ビットがローカルに戻るよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを追加することにより、前記第２量子回路を生成し、前記第２量子回路を生成する処理を終了する、ことを特徴とする請求項３に記載の情報処理プログラム。
【請求項５】
前記第２量子回路を生成する処理は、
前記１以上の量子ビットを特定した際、特定した前記１以上の量子ビットに基づいて、入れ替える量子ビットの数が４以上であれば、前記雛型回路に対して、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える、フューズドスワップゲートを含む１以上のスワップゲートを追加する、ことを特徴とする請求項２～４のいずれか一つに記載の情報処理プログラム。
【請求項６】
ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
処理をコンピュータが実行することを特徴とする情報処理方法。
【請求項７】
ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、
取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、
生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、
特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する、
制御部を有することを特徴とする情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理プログラム、情報処理方法、および情報処理装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
従来、複数の量子ビットのそれぞれの量子ビットが表す量子状態の組み合わせを、ベクトル形式で表現する技術がある。例えば、量子ビットが２つ存在する場合、それぞれの量子ビットが表す量子状態の組み合わせが、「００」である確率と「０１」である確率と「１０」である確率と「１１」である確率とを、それぞれ成分として有するベクトルを記憶することがある。また、ベクトルのそれぞれの成分を、複数のプロセスで分担して取り扱う場合がある。この場合、１以上の量子ビットに対して所定の演算を実施する際、異なる成分を担当する複数のプロセスにおいて、プロセス間通信が発生することがある。
【０００３】
先行技術としては、例えば、動作に関係するグローバルな量子ビットと、ローカルな量子ビットとを交換するものがある。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０２１／００４９４９６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、量子回路が表す、それぞれ異なる１以上の量子ビットに対する一連の演算を、効率よく実施することが難しい。例えば、プロセス間通信が発生すると、一連の演算を実施する際にかかる処理負担および処理時間の増大化を招く。
【０００６】
１つの側面では、本発明は、演算を効率よく実施し易くすることを目的とする。
【課題を解決するための手段】
【０００７】
１つの実施態様によれば、ローカルな１以上の量子ビットと、グローバルな１以上の量子ビットとを含む複数の量子ビットに関して、それぞれ異なる１以上の量子ビットに対して演算を実施することを表す複数のゲートを、時系列に沿って規定した第１量子回路を取得し、取得した前記第１量子回路に基づいて、前記複数のゲートのそれぞれのゲートを表すノードと、異なるノードが表すゲート間の演算の実施順序を表す有向エッジとを含む非巡回有向グラフを生成し、生成した前記非巡回有向グラフに基づいて、前記複数のゲートのうち、他のゲートに依存せずに実行可能な、ローカルな量子ビットの上限以下の１以上の量子ビットを参照する、それぞれプロセス間通信が発生する１以上の第１ゲートによって参照される、前記１以上の量子ビットを特定し、特定した前記１以上の量子ビットがローカルになるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える１以上のスワップゲートを、前記１以上の第１ゲートの直前に含む、前記第１量子回路と論理的に等価な第２量子回路を生成する情報処理プログラム、情報処理方法、および情報処理装置が提案される。
【発明の効果】
【０００８】
一態様によれば、演算を効率よく実施し易くすることが可能になる。
【図面の簡単な説明】
【０００９】
図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。
図２は、情報処理システム２００の一例を示す説明図である。
図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。
図４は、情報処理装置１００の機能的構成例を示すブロック図である。
図５は、情報処理装置１００の動作の流れを示す説明図（その１）である。
図６は、情報処理装置１００の動作の流れを示す説明図（その２）である。
図７は、情報処理装置１００の動作の流れを示す説明図（その３）である。
図８は、情報処理装置１００の動作の流れを示す説明図（その４）である。
図９は、情報処理装置１００の動作の流れを示す説明図（その５）である。
図１０は、情報処理装置１００の動作の一例を示す説明図（その１）である。
図１１は、情報処理装置１００の動作の一例を示す説明図（その２）である。
図１２は、情報処理装置１００の動作の一例を示す説明図（その３）である。
図１３は、情報処理装置１００の動作の一例を示す説明図（その４）である。
図１４は、情報処理装置１００の動作の一例を示す説明図（その５）である。
図１５は、情報処理装置１００の動作の具体例を示す説明図（その１）である。
図１６は、情報処理装置１００の動作の具体例を示す説明図（その２）である。
図１７は、情報処理装置１００の動作の具体例を示す説明図（その３）である。
図１８は、情報処理装置１００の動作の具体例を示す説明図（その４）である。
図１９は、情報処理装置１００の第１適用例を示す説明図である。
図２０は、情報処理装置１００の第２適用例を示す説明図（その１）である。
図２１は、情報処理装置１００の第２適用例を示す説明図（その２）である。
図２２は、情報処理装置１００の第３適用例を示す説明図（その１）である。
図２３は、情報処理装置１００の第３適用例を示す説明図（その２）である。
図２４は、全体処理手順の一例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下に、図面を参照して、本発明にかかる情報処理プログラム、情報処理方法、および情報処理装置の実施の形態を詳細に説明する。
（【００１１】以降は省略されています）

関連特許