特許ウォッチ

公開番号2024124563
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2024110711,2022212052
出願日2024-07-10,2019-01-25
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H01L 29/78 20060101AFI20240905BHJP(基本的電気素子)
要約【課題】複数のパッドは、半導体基板のいずれかの辺に沿って配列されている。半導体装置においては、素子領域の面積を増大させることが好ましい。
【解決手段】
半導体基板にトランジスタ部およびダイオード部が設けられた半導体装置であって、上面視で前記半導体基板の第1端辺に沿って配列された複数のパッドと、上面視において前記パッドに挟まれる領域であるパッド間領域と、前記半導体基板の下面に接する領域に設けられ、上面視において少なくとも一部が前記パッド間領域に配置された第1導電型のカソード領域とを備える半導体装置を提供する。
【選択図】図9
特許請求の範囲【請求項１】
半導体基板にトランジスタ部およびダイオード部が設けられた半導体装置であって、
上面視で前記半導体基板の第１端辺に沿って配列された複数のパッドと、
上面視において前記パッドに挟まれる領域であるパッド間領域と、
前記半導体基板の下面に接する領域に設けられ、上面視において少なくとも一部が前記パッド間領域に配置された第１導電型のカソード領域と、
を備える半導体装置。
続きを表示（約 950 文字）【請求項２】
前記半導体基板の下面に接する領域に設けられ、上面視において少なくとも一部が前記パッド間領域に配置された第２導電型のコレクタ領域を備える
請求項１に記載の半導体装置。
【請求項３】
前記コレクタ領域は、前記第１端辺と前記パッド間領域の前記カソード領域との間に配置されている
請求項２に記載の半導体装置。
【請求項４】
前記カソード領域は、前記トランジスタ部および前記ダイオード部が設けられた領域のうち、前記パッド間領域以外の領域である主活性部にも配置されている
請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記カソード領域は、前記主活性部から前記パッド間領域にかけて設けられている
請求項４に記載の半導体装置。
【請求項６】
複数の前記パッドのいずれかが、前記第１端辺と平行な第１方向における端に配置されている
請求項１から４のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体基板の上面側に設けられ、少なくとも一部が前記パッド間領域に配置されたトレンチ部としてのゲートトレンチ部及びダミートレンチ部を備える
請求項１から４のいずれか１項に記載の半導体装置。
【請求項８】
前記ゲートトレンチ部及び前記ダミートレンチ部は、前記第１端辺と垂直な第２方向に延伸している
請求項７に記載の半導体装置。
【請求項９】
前記半導体基板の上面に絶縁膜を介して設けられる上面電極を備え、
前記上面電極は、前記絶縁膜に形成されたコンタクトホールを介して前記半導体基板の上面と接触しており、
前記パッド間領域において、前記パッドに最も近い前記トレンチ部と前記パッドとの間に前記コンタクトホールが設けられている
請求項８に記載の半導体装置。
【請求項１０】
前記パッド間領域において、前記パッドに最も近い前記トレンチ部と前記パッドとの間に複数の前記コンタクトホールが設けられている
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子と、還流ダイオード（ＦＷＤ）等のダイオード素子とが、同一の半導体基板に設けられた半導体装置が知られている（例えば、特許文献１参照）。半導体基板には、トランジスタ素子、またはダイオード素子等に接続される複数のパッドが設けられる。
関連する先行技術文献として下記の文献がある。
特許文献１特開２０１７－１４７４３５号公報
特許文献２特開２０１７－６９４１２号公報
特許文献３特開２００７－１７３４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
複数のパッドは、半導体基板のいずれかの辺に沿って配列されている。半導体装置においては、素子領域の面積を増大させることが好ましい。
［一般的開示］
【０００４】
上記課題を解決するために、本発明の一つの態様においては、半導体基板にトランジスタ部およびダイオード部が設けられた半導体装置を提供する。上記半導体装置は、上面視で前記半導体基板の第１端辺に沿って配列された複数のパッドを備えてよい。上記いずれかの半導体装置は、上面視において前記パッドに挟まれる領域であるパッド間領域を備えてよい。上記いずれかの半導体装置は、前記半導体基板の下面に接する領域に設けられ、上面視において少なくとも一部が前記パッド間領域に配置された第１導電型のカソード領域を備えてよい。
【０００５】
上記いずれかの半導体装置は、前記半導体基板の下面に接する領域に設けられ、上面視において少なくとも一部が前記パッド間領域に配置された第２導電型のコレクタ領域を備えてよい。
【０００６】
上記いずれかの半導体装置において、前記コレクタ領域は、前記第１端辺と前記パッド間領域の前記カソード領域との間に配置されてよい。
【０００７】
上記いずれかの半導体装置において、前記カソード領域は、前記トランジスタ部および前記ダイオード部が設けられた領域のうち、前記パッド間領域以外の領域である主活性部にも配置されてよい。
【０００８】
上記いずれかの半導体装置において、前記カソード領域は、前記主活性部から前記パッド間領域にかけて設けられてよい。
【０００９】
上記いずれかの半導体装置において、複数の前記パッドのいずれかが、前記第１端辺と平行な第１方向における端に配置されてよい。
【００１０】
上記いずれかの半導体装置は、前記半導体基板の上面側に設けられ、少なくとも一部が前記パッド間領域に配置されたトレンチ部としてのゲートトレンチ部及びダミートレンチ部を備えてよい。
（【００１１】以降は省略されています）

関連特許