特許ウォッチ

公開番号2024111480
公報種別公開特許公報(A)
公開日2024-08-19
出願番号2023016005
出願日2023-02-06
発明の名称半導体デバイス
出願人三菱電機株式会社
代理人個人,個人,個人
主分類H01L 23/36 20060101AFI20240809BHJP(基本的電気素子)
要約【課題】熱伝導性を確保したまま半導体素子と積層基板との間の線膨張係数差を小さくすることができる半導体デバイスを得る。
【解決手段】本開示の半導体デバイスは、半導体素子11と、第一の材料からなる第一層13a及び第三層13cの間に第二の材料からなる第二層13bを有する積層基板13と、前記半導体素子11と前記積層基板13との間に配置され、第一の材料及び前記半導体素子11の間の線膨張係数をもつ板状部材12と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
半導体素子と、
第一の材料からなる第一層及び第三層の間に第二の材料からなる第二層を有する積層基板と、
前記半導体素子と前記積層基板との間に配置され、第一の材料及び前記半導体素子の間の線膨張係数をもつ板状部材と、
を備える半導体デバイス。
続きを表示（約 540 文字）【請求項２】
前記第一層及び前記第三層が銅からなり、前記第二層がモリブデンからなる請求項１に記載の半導体デバイス。
【請求項３】
前記板状部材がＡｇ－Ｄｉａｍｏｎｄ材若しくはグラファイト含有素材からなる請求項１に記載の半導体デバイス。
【請求項４】
半導体素子と、
第一の材料からなる第一層及び第三層の間に第二の材料からなる第二層を有する積層基板と、
前記第二層に配置され、第一層及び第三層と同様の素材から成る柱部と、
を備える半導体デバイス。
【請求項５】
前記柱部が、相互に間隔を有して複数配置された、請求項４に記載の半導体デバイス。
【請求項６】
前記第一層、前記第三層及び前記柱部が銅からなり、前記第二層がモリブデンからなる請求項４に記載の半導体デバイス。
【請求項７】
前記柱部が、前記半導体素子の前記柱部が、前記半導体素子下面の側端辺に対して側方かつ下方であって、前記半導体素子１１の側面と平行に一定間隔ごとに配置された、請求項４に記載の半導体デバイス。
【請求項８】
前記柱部が、前記半導体素子の直下に配置された、請求項４に記載の半導体デバイス。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体デバイスに関するものである。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
従来の半導体素子実装用積層基板として、特許文献１には、二層の銅層とモリブデン層が交互に積層された三層を有し、モリブデン層の占める割合が１０～６０体積％である基板用クラッド材が開示されている。また、クラッド材は半導体結晶と接合するため半導体結晶とクラッド材との線膨張係数の差が小さいことが必要である点、クラッド材の線膨張係数は各層の板厚によって変わる点、すなわち第一の材料からなる層が熱膨張するに際して、これよりも熱膨張が小さい隣接する第二の材料からなる層の影響を受けて熱膨張が抑制され、クラッド材全体としての線膨張係数を小さくすることができる旨記載されている。
【先行技術文献】
【特許文献】
【０００３】
ＷＯ２０１３／０３８９６４
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した従来の半導体素子実装用の積層基板では、全体の線膨張係数を小さくするためにモリブデン層の体積比を大きくすると、熱伝導性が低下してしまうという課題があった。
【０００５】
本開示は上記した問題点を解決するためになされたものであり、熱伝導性を確保したまま半導体素子と積層基板との間の線膨張係数差を小さくすることができる半導体デバイスを得ることを目的とする。
【課題を解決するための手段】
【０００６】
半導体素子と、第一の材料からなる第一層及び第三層の間に第二の材料からなる第二層を有する積層基板と、半導体素子と積層基板との間に配置され、第一の材料及び半導体素子の間の線膨張係数をもつ板状部材と、を備える。
【発明の効果】
【０００７】
本開示の半導体デバイスは、半導体素子実装用の積層基板の熱伝導性を確保したまま、半導体素子と積層基板との間の線膨張係数差を小さくすることができる。
【図面の簡単な説明】
【０００８】
実施の形態１における半導体デバイスの側面図である。
図１における半導体素子及び半導体パッケージを示す図である。
実施の形態１における実施の形態１の半導体デバイスにおける熱伝導を模した図である。
実施の形態２における半導体デバイスの、半導体素子及び半導体パッケージを示す図である。
実施の形態２における半導体デバイス図３中、矢印Ｃ方向から見た図であり、第一層を省略して記載した図である。
図５において半導体素子を省略した図である。
図６において柱部の数を変更した図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同一又は同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
【００１０】
実施の形態１
実施の形態１における半導体デバイス１００について図１及び図２を用いて説明する。図１は、実施の形態１における半導体デバイスの側面図である。図２は、図１における半導体素子及び半導体パッケージ示す図である。図１において、半導体デバイス１００は、半導体素子１１と、板状部材１２と、積層基板１３と、焼結材１４ａ、１４ｂと、フィードスルー基板１５と、フィードスルー基板１５に形成される導体線路１６と、シールリング１７と、カバー１８と、Ａｕワイヤ１９と、を備える。
（【００１１】以降は省略されています）

関連特許