特許ウォッチ

公開番号2024109320
公報種別公開特許公報(A)
公開日2024-08-14
出願番号2023014048
出願日2023-02-01
発明の名称集積回路装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H03K 19/0175 20060101AFI20240806BHJP(基本電子回路)
要約【課題】入力回路の消費電力を低く抑制可能な集積回路装置を提供する。
【解決手段】集積回路装置は、入力端子と出力端子と第1電源線と第1電源線より低い電圧を伝える第2電源線とを備える。第1トランジスタは入力端子にゲートが電気的に接続されている。第1抵抗素子は第1トランジスタの一端と第1電源線との間に電気的に接続されている。第2抵抗素子は第1トランジスタの他端と第2電源線との間に電気的に接続されている。第2トランジスタは第1トランジスタと第1抵抗素子との間の第1ノードにゲートが電気的に接続され、一端が第1電源線に電気的に接続されている。電流源は第2トランジスタの他端と第2電源線との間に電気的に接続されている。インバータ回路は、第2トランジスタと電流源との間の第2ノードに入力部が電気的に接続され、出力端子に出力部が電気的に接続され、第1および第2電源線のいずれかの電圧を出力端子から出力する。
【選択図】図1
特許請求の範囲【請求項１】
入力端子と、
出力端子と、
第１電源線と、
前記第１電源線より低い電圧を伝える第２電源線と、
前記入力端子にゲートが電気的に接続された第１トランジスタと、
前記第１トランジスタの一端と第１電源線との間に電気的に接続された第１抵抗素子と、
前記第１トランジスタの他端と第２電源線との間に電気的に接続された第２抵抗素子と、
前記第１トランジスタと前記第１抵抗素子との間の第１ノードにゲートが電気的に接続され、一端が前記第１電源線に電気的に接続された第２トランジスタと、
前記第２トランジスタの他端と前記第２電源線との間に電気的に接続された電流源と、
前記第２トランジスタと前記電流源との間の第２ノードに入力部が電気的に接続され、前記出力端子に出力部が電気的に接続され、前記第１電源線および前記第２電源線のいずれかの電圧を前記出力端子から出力するインバータ回路とを備える、集積回路装置。
続きを表示（約 700 文字）【請求項２】
第１電源電圧を受ける第１電源端子と第２電源電圧を受ける第２電源端子との間に直列に接続された第３抵抗素子およびダイオードと、
前記第３抵抗素子と前記ダイオードとの間の第３ノードにゲートが電気的に接続され、前記第１電源端子と前記第１電源線との間に電気的に接続された第３トランジスタとをさらに備える、請求項１に記載の集積回路装置。
【請求項３】
前記電流源は、
前記第１電源線と前記第２電源線との間に直列に接続された第４抵抗素子および第４トランジスタと、
ゲートが前記第４トランジスタと前記第４抵抗素子との間の第４ノードおよび前記第４トランジスタのゲートに電気的に接続され、前記第２ノードと前記第２電源線との間に電気的に接続された第５トランジスタとを含む、請求項１に記載の集積回路装置。
【請求項４】
前記第３ノードにゲートが電気的に接続され、前記入力端子と前記第１トランジスタのゲートとの間に電気的に接続された第６トランジスタをさらに備える、請求項２に記載の集積回路装置。
【請求項５】
前記第１トランジスタのゲートと前記第１電源線との間に電気的に接続された第７トランジスタと、
一端が前記第１電源線に電気的に接続され、他端およびゲートが前記第７トランジスタのゲートに電気的に接続されている第８トランジスタと、
前記第８トランジスタの前記他端と前記第２電源線との間に電気的に接続され、ゲートが前記第４ノードに電気的に接続される第９トランジスタとをさらに備える、請求項３に記載の集積回路装置。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、集積回路装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
半導体集積回路に外部からの信号を入力する入力回路では、消費電力の低減が求められている。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－１９８７９５号公報
特開２００８－２１１７０７号公報
特開２００３－３７４９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
入力回路の消費電力を低く抑制することができる集積回路装置を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による集積回路装置は、入力端子と、出力端子と、第１電源線と、第１電源線より低い電圧を伝える第２電源線とを備える。第１トランジスタは、入力端子にゲートが電気的に接続されている。第１抵抗素子は、第１トランジスタの一端と第１電源線との間に電気的に接続されている。第２抵抗素子は、第１トランジスタの他端と第２電源線との間に電気的に接続されている。第２トランジスタは、第１トランジスタと第１抵抗素子との間の第１ノードにゲートが電気的に接続され、一端が第１電源線に電気的に接続されている。電流源は、第２トランジスタの他端と第２電源線との間に電気的に接続されている。インバータ回路は、第２トランジスタと電流源との間の第２ノードに入力部が電気的に接続され、出力端子に出力部が電気的に接続され、第１電源線および第２電源線のいずれかの電圧を出力端子から出力する。
【図面の簡単な説明】
【０００６】
第１実施形態に係る集積回路装置の入力回路を示す回路図。
第１実施形態に係る入力回路１の動作例を示すグラフ。
第１実施形態に係る入力回路１の動作例を示すグラフ。
第１実施形態に係る入力回路１の動作例を示すグラフ。
第１実施形態に係る入力回路１の動作例を示すグラフ。
比較例による入力回路を示す回路図。
比較例による入力回路の動作を示すグラフ。
比較例による入力回路の動作を示すグラフ。
比較例による入力回路の動作を示すグラフ。
第２実施形態に係る集積回路装置の入力回路を示す回路図。
第３実施形態に係る集積回路装置の入力回路を示す回路図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものである。明細書と図面において、同一の要素には同一の符号を付す。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る集積回路装置の入力回路１を示す回路図である。
【０００９】
入力回路１は、入力端子Ｐｉｎと、出力端子Ｐｏｕｔと、第１電源端子Ｐｈと、第２電源端子Ｐｌと、第１電源線Ｌｉｎｔと、第２電源線Ｌｓｓと、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第１抵抗素子Ｒ１と、第２抵抗素子Ｒ２と、第３抵抗素子Ｒ３と、定電流源ＣＳと、インバータ回路Ｃｉｎｖと、ダイオードＤ１とを備えている。
【００１０】
第１電源端子Ｐｈは、第１電源電圧としての高電源電圧ＶＤＤを受ける。第２電源端子Ｐｌは、第２電源電圧としての低電源電圧ＶＳＳを受ける。
（【００１１】以降は省略されています）

関連特許