TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024011944
公報種別公開特許公報(A)
公開日2024-01-25
出願番号2022114306
出願日2022-07-15
発明の名称電子回路及び計算機
出願人株式会社東芝
代理人弁理士法人iX
主分類G06N 10/40 20220101AFI20240118BHJP(計算;計数)
要約【課題】特性を向上可能な電子回路及び計算機を提供する。
【解決手段】実施形態によれば、電子回路は、帯域通過フィルタと、少なくとも1つの第1回路を含む。前記帯域通過フィルタは、複数のフィルタ共振器を含む。前記複数のフィルタ共振器に含まれる隣り合う2つは、互いに結合可能である。前記第1回路は、第1量子ビット及び第1読み出し共振器を含む。前記第1読み出し共振器は、前記第1量子ビット、及び、前記複数のフィルタ共振器の1つと結合可能である。前記帯域通過フィルタの通過帯域は、第1通過帯及び第2通過帯を含む。第1通過帯の第1リップルの大きさは、前記第2通過帯の第2リップルの大きさの1/10以下である。
【選択図】図1
特許請求の範囲【請求項1】
複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う2つは、互いに結合可能である、前記帯域通過フィルタと、
少なくとも1つの第1回路であって、前記第1回路は、第1量子ビット及び第1読み出し共振器を含み、前記第1読み出し共振器は、前記第1量子ビット、及び、前記複数のフィルタ共振器の1つと結合可能である、前記少なくとも1つの第1回路と、
を備え、
前記帯域通過フィルタの通過帯域は、第1通過帯及び第2通過帯を含み、
前記第1通過帯の第1リップルの大きさは、前記第2通過帯の第2リップルの大きさの1/10以下である、電子回路。
続きを表示(約 1,700 文字)【請求項2】
前記通過帯域は、第3通過帯をさらに含み、
前記第1通過帯は、前記第2通過帯と前記第3通過帯との間にあり、
前記第1リップルの前記大きさは、前記第3通過帯の第3リップルの大きさの1/10以下である、請求項1に記載の電子回路。
【請求項3】
前記第1読み出し共振器の共振周波数は、前記第1通過帯に含まれる、請求項1または2に記載の電子回路。
【請求項4】
前記第1通過帯の周波数は、前記第2通過帯の周波数よりも高い、請求項3に記載の電子回路。
【請求項5】
前記第1通過帯の周波数は、前記第2通過帯の周波数よりも低い、請求項3に記載の電子回路。
【請求項6】
前記第1量子ビットの共振周波数は、前記帯域通過フィルタの非通過帯域に含まれる、請求項3に記載の電子回路。
【請求項7】
複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う2つは、互いに結合可能である、前記帯域通過フィルタと、
少なくとも1つの第1回路であって、前記第1回路は、第1量子ビット及び第1読み出し共振器を含み、前記第1読み出し共振器は、前記第1量子ビット、及び、前記複数のフィルタ共振器の1つと結合可能である、前記少なくとも1つの第1回路と、
を備え、
前記複数のフィルタ共振器の数は、4以上の偶数であり、
前記帯域通過フィルタは、複数の結合係数を有し、
前記複数の結合係数の1つは、前記複数のフィルタ共振器に含まれる前記隣り合う2つの間の結合係数であり、
前記複数の結合係数の最小値と、前記複数の結合係数の最大値と、の差は、前記複数の結合係数の平均値の0.1倍以下である、電子回路。
【請求項8】
前記帯域通過フィルタは、信号が入力されることが可能な第1部分をさらに含み、
前記第1部分は、複数のフィルタ共振器の1つと結合可能であり、
前記第1部分と、前記第1部分と結合可能な前記複数のフィルタ共振器の前記1つと、の間の外部Qは、第1部分外部Qeであり、
前記複数の結合係数の前記1つの結合係数は、第1値以上第2値以下であり、
前記第1値は、(2×10
-7
)×Qe

-(2×10
-5
)×Qe

+0.0009×Qe

-0.0211×Qe+0.2361であり、
前記第2値は、0.0003×Qe

-0.014×Qe+0.2216である、請求項7に記載の電子回路。
【請求項9】
前記帯域通過フィルタは、前記信号を出力することが可能な第2部分をさらに含み、
前記第2部分は、複数のフィルタ共振器の別の1つと結合可能であり、
前記第2部分と、前記第2部分と結合可能な前記複数のフィルタ共振器の前記別の1つと、の間の外部Qは、第2部分外部Qfであり、
前記複数の結合係数の前記1つの前記結合係数は、第3値以上第4値以下であり、
前記第3値は、(2×10
-7
)×Qf

-(2×10
-5
)×Qf

+0.0009×Qf

-0.0211×Qf+0.2361であり、
前記第4値は、0.0003×Qf

-0.014×Qf+0.2216である、請求項8に記載の電子回路。
【請求項10】
前記帯域通過フィルタは、複数の距離を有し、
前記複数の距離の1つは、前記複数のフィルタ共振器に含まれる前記隣り合う2つの間の距離であり、
前記複数の距離の最小値と、前記複数の距離の最大値と、の差は、前記複数の距離の平均値の0.1倍以下である、請求項7~9のいずれか1つに記載の電子回路。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明の実施形態は、電子回路及び計算機に関する。
続きを表示(約 2,300 文字)【背景技術】
【0002】
例えば、量子ビットを含む電子回路が計算機に応用される。電子回路において、特性の向上が望まれる。
【先行技術文献】
【非特許文献】
【0003】
E.Jeffrey et al., Phys. Rev. Lett., 112, 190504 (2014).
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、特性を向上可能な電子回路及び計算機を提供する。
【課題を解決するための手段】
【0005】
本発明の実施形態によれば、電子回路は、帯域通過フィルタと、少なくとも1つの第1回路を含む。前記帯域通過フィルタは、複数のフィルタ共振器を含む。前記複数のフィルタ共振器に含まれる隣り合う2つは、互いに結合可能である。前記第1回路は、第1量子ビット及び第1読み出し共振器を含む。前記第1読み出し共振器は、前記第1量子ビット、及び、前記複数のフィルタ共振器の1つと結合可能である。前記帯域通過フィルタの通過帯域は、第1通過帯及び第2通過帯を含む。前記第1通過帯の第1リップルの大きさは、前記第2通過帯の第2リップルの大きさの1/10以下である。
【図面の簡単な説明】
【0006】
図1は、第1実施形態に係る電子回路を例示する模式図である。
図2(a)及び図2(b)は、第1実施形態に係る電子回路の特性を例示するグラフである。
図3は、第1実施形態に係る電子回路の特性を例示するグラフである。
図4は、第1実施形態に係る電子回路の特性を例示するグラフである。
図5は、第1実施形態に係る電子回路の特性を例示するグラフである。
図6(a)及び図6(b)は、電子回路の特性を例示するグラフである。
図7(a)及び図7(b)は、電子回路の特性を例示するグラフである。
図8(a)及び図8(b)は、電子回路の特性を例示するグラフである。
図9(a)及び図9(b)は、電子回路の特性を例示するグラフである。
図10(a)及び図10(b)は、電子回路の特性を例示するグラフである。
図11は、第1実施形態に係る電子回路を例示する模式図である。
図12は、第1実施形態に係る電子回路を例示する模式図である。
図13は、第1実施形態に係る電子回路を例示する模式図である。
図14は、第1実施形態に係る電子回路を例示する模式図である。
図15は、電子回路の特性を例示するグラフである。
図16(a)及び図16(b)は、電子回路の特性を例示するグラフである。
図17(a)及び図17(b)は、電子回路の特性を例示するグラフである。
図18(a)及び図18(b)は、電子回路の特性を例示するグラフである。
図19は、第1実施形態に係る電子回路を例示する模式図である。
図20は、第1実施形態に係る電子回路を例示する模式図である。
図21は、第1実施形態に係る電子回路を例示する模式図である。
図22は、第1実施形態に係る電子回路を例示する模式図である。
図23は、第1実施形態に係る電子回路を例示する模式図である。
図24は、第1実施形態に係る電子回路を例示する模式図である。
図25は、第1実施形態に係る電子回路を例示する模式的平面図である。
図26(a)及び図26(b)は、第1実施形態に係る電子回路の一部を例示する模式的断面図である。
図27は、第2実施形態に係る計算機を例示する模式図である。
【発明を実施するための形態】
【0007】
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
(第1実施形態)
図1は、第1実施形態に係る電子回路を例示する模式図である。
図1に示すように、実施形態に係る電子回路110は、帯域通過フィルタ50、及び、少なくとも1つの第1回路31を含む。
【0009】
帯域通過フィルタ50は、複数のフィルタ共振器58rを含む。複数のフィルタ共振器58rに含まれる隣り合う2つは、互いに結合可能である。複数のフィルタ共振器58rに含まれる隣り合う2つは、例えば、電磁界結合する。電磁界結合は、例えば、電界結合及び磁界結合の少なくともいずれかを含む。電磁界結合は、例えば、容量性結合及び誘導性結合の少なくともいずれかを含んで良い。1つの例において、複数のフィルタ共振器58rに含まれる隣り合う2つは、例えば、容量結合可能である。複数のフィルタ共振器58rの少なくとも2つは、直列に接続される。複数のフィルタ共振器58rの少なくとも2つは、直列に互いに結合する。
【0010】
複数のフィルタ共振器58rは、例えば、第1フィルタ共振器R(1)、第2フィルタ共振器R(2)、第3フィルタ共振器R(3)、…、及び、第Nフィルタ共振器R(N)を含む。「N」は、例えば、4以上の整数である。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社東芝
センサ
1か月前
株式会社東芝
電子回路
25日前
株式会社東芝
電源回路
8日前
株式会社東芝
電子機器
15日前
株式会社東芝
電解装置
16日前
株式会社東芝
回路素子
29日前
株式会社東芝
通信装置
19日前
株式会社東芝
検査装置
1か月前
株式会社東芝
電解装置
15日前
株式会社東芝
検査装置
2日前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
11日前
株式会社東芝
半導体装置
10日前
株式会社東芝
半導体装置
10日前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
15日前
株式会社東芝
半導体装置
15日前
株式会社東芝
半導体装置
11日前
株式会社東芝
X線厚さ計
26日前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
23日前
株式会社東芝
半導体装置
16日前
株式会社東芝
半導体装置
11日前
株式会社東芝
半導体装置
16日前
株式会社東芝
真空バルブ
17日前
株式会社東芝
半導体装置
15日前
株式会社東芝
半導体装置
10日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
10日前
株式会社東芝
半導体装置
11日前
株式会社東芝
単極発電機
25日前
株式会社東芝
真空バルブ
1か月前
株式会社東芝
半導体装置
8日前
株式会社東芝
半導体装置
10日前
株式会社東芝
半導体装置
25日前
続きを見る