特許ウォッチ

公開番号2025112876
公報種別公開特許公報(A)
公開日2025-08-01
出願番号2024007395
出願日2024-01-22
発明の名称アナログ-デジタル変換器
出願人株式会社豊田中央研究所
代理人弁理士法人太陽国際特許事務所
主分類G02F 7/00 20060101AFI20250725BHJP(光学)
要約【課題】消費電力の増加を抑制しながらさらなる高速動作を実現し得る。
【解決手段】アナログ-デジタル変換器は、電磁的連続波を源信号として、源信号を伝送する複数の信号線と、それぞれが複数の源信号のそれぞれの位相を、入力信号に応じて変調する複数の位相変調器と、複数の位相変調器で位相が変調された複数の位相変調信号を入力する入力部と、入力部に入力される複数の位相変調信号を空間的かつ連続的に合波させ、位相変調信号に非線形な信号変換を生じさせる合波部と、合波部で信号変換された信号を出力する一つ以上の出力部とを有する合波器と、それぞれが合波器から出力された信号を任意の閾値で二値化する一つ以上の二値化器と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
電磁的連続波を源信号として、前記源信号を伝送する複数の信号線と、
それぞれが複数の前記源信号のそれぞれの位相を、入力信号に応じて変調する複数の位相変調器と、
複数の前記位相変調器で位相が変調された複数の位相変調信号を入力する入力部と、前記入力部に入力される複数の前記位相変調信号を空間的かつ連続的に合波させ、前記位相変調信号に非線形な信号変換を生じさせる合波部と、前記合波部で信号変換された信号を出力する一つ以上の出力部とを有する合波器と、
それぞれが前記合波器から出力された信号を任意の閾値で二値化する一つ以上の二値化器と、
を備えるアナログ－デジタル変換器。
続きを表示（約 360 文字）【請求項２】
前記合波部に入力される複数の前記位相変調信号間の位相差の関係は、第１の前記入力信号とは異なる第２の前記入力信号に対して、異なるようにされている、請求項１に記載のアナログ－デジタル変換器。
【請求項３】
前記二値化器から出力された二値符号列を、任意の符号に変換する符号変換器をさらに備える、請求項１に記載のアナログ－デジタル変換器。
【請求項４】
前記合波部は、前記合波部内の信号が伝搬する過程において、当該信号に影響を与える物体、構造体、又は仕組みを備える、請求項１に記載のアナログ－デジタル変換器。
【請求項５】
前記影響は、前記合波部内の信号の屈折、反射、回折、散乱、及び減速の少なくとも一つを含む、請求項４に記載のアナログ－デジタル変換器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、アナログ－デジタル変換器に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
実用化されているアナログ－デジタル変換器（Ａｎａｌｏｇ－ｔｏ－ＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ：ＡＤＣ）は、基本的には電気（電子）信号を扱う半導体集積回路で実現されたものである。非特許文献１には、従来の電子式ＡＤＣの各方式における性能傾向を示す図が開示されている。ＡＤＣの主要性能指標は分解能と変換周波数であるが、非特許文献１に開示される図から分かるように、高分解能と高変換周波数を両立させること、つまり図に示すグラフの右上の領域に含まれるようにすることは困難である。様々なＡＤＣの方式が提案され、改善も進められているが、基本的には「分解能×変換周波数」が概ね限界を決めており、用途に合わせて使い分けられている状況である。長年に渡り世界的に研究及び開発が進められているにもかかわらず、このような現状に鑑みると、これは状況証拠的に、電気的信号を使う上での限界とも考えられる。
【０００３】
従来の電子式ＡＤＣで最も高速に動作する方式は、非特許文献２に開示される並列型（フラッシュ型）である。並列型ＡＤＣでは、ＡＤＣのアナログ信号の入力端子に、アナログ信号の電圧が入力されると、この電圧の値に応じて、複数の比較器から“１”が出力される。アナログ信号は入力信号と解釈してよい。入力信号の電圧の値が大きければ“１”を出力する比較器の数が増え、入力信号の電圧の値が小さければ“１”を出力する比較器の数が減る。これは、いわゆるレベルメータ（水位計）のような出力形態である。このような入力信号は、並列処理で瞬時に二値の符号列に変換されるため入力信号の変換速度が高まる。ただし、この二値の符号列は、２進数化されているわけではなく、入力された電圧値を単に比較器の数で刻んだだけであるため、エンコーダがそのレベル値を２進数化する。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－８０８９１号公報
【非特許文献】
【０００５】
”電子情報通信学会「知識ベース」電子情報通信学会２０１９．１／２４１０群（集積回路）６編（アナログＬＳＩ）．４章Ａ／Ｄ変換器”、令和５年１２月１４日検索、インターネット＜URL：https://www.ieice-hbkb.org/files/10/10gun_06hen_04.pdf＞
ロームＨＰ”ＡＤＣ基本形１（フラッシュ型）”、令和５年１２月１４日検索、インターネット＜URL：https://www.rohm.co.jp/electronics-basics/ad-converters/ad_what3＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非特許文献２に開示される並列型ＡＤＣは、様々なＡＤＣの中で最も高速に動作する部類のＡＤＣではあるが、非特許文献１に示されるように高分解能化には壁がある。高分解能化のため入力信号を細かく分割しようとすると、それだけ一つの比較器が担う電圧範囲も小さくなり、複数の比較器のそれぞれに非常に高い性能（電圧バラツキなど）が要求される。例えば、最大１Ｖの入力信号を１０ｂｉｔ（１０２４階調）で分割しようとすると、一つの比較器が担う電圧レンジは約１００ｕＶとなり、オフセット電圧のバラツキをそれよりも十分に低い値にしなければならない。
【０００７】
また比較器数が分解能Ｎ（Ｎは１以上の自然数）に対して２のＮ乗で増加してしまう。例えば１０ｂｉｔのＡＤＣにしようとすれば比較器を１０２３個（２のＮ乗－１）並べる必要がある。従って、１ｂｉｔ増加するごとに回路規模や消費電力が２倍程度になる。並列型で高分解能化するためには、高精度な比較器を大量に並べる必要があり、それにより、回路規模が増加し、消費電力が増加し、コストが増加するため、このような構成は事実上実現することができない（当該構成は、例えば１０ｂｉｔ程度が限界と考えられる）。このように従来技術は、消費電力の増加を抑制しながらさらなる高速動作を実現する上で、改善の余地がある。
【０００８】
本開示は、上記事実を考慮して成されたもので、消費電力の増加を抑制しながらさらなる高速動作を実現し得るアナログ－デジタル変換器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために第１態様にかかるアナログ－デジタル変換器は、電磁的連続波を源信号として、前記源信号を伝送する複数の信号線と、それぞれが複数の前記源信号のそれぞれの位相を、入力信号に応じて変調する複数の位相変調器と、複数の前記位相変調器で位相が変調された複数の位相変調信号を入力する入力部と、前記入力部に入力される複数の前記位相変調信号を空間的かつ連続的に合波させ、前記位相変調信号に非線形な信号変換を生じさせる合波部と、前記合波部で信号変換された信号を出力する一つ以上の出力部とを有する合波器と、それぞれが前記合波器から出力された信号を任意の閾値で二値化する一つ以上の二値化器と、を備える。
【００１０】
第２態様にかかるアナログ－デジタル変換器では、前記合波部に入力される複数の前記位相変調信号間の位相差の関係は、第１の前記入力信号とは異なる第２の前記入力信号に対して、異なるようにされている。
（【００１１】以降は省略されています）

関連特許