特許ウォッチ

公開番号2025110406
公報種別公開特許公報(A)
公開日2025-07-28
出願番号2025041983,2022011475
出願日2025-03-17,2022-01-28
発明の名称セラミックス薄膜メタライズ基板の製造方法、チップオンサブマウントの製造方法、および、半導体モジュールの製造方法
出願人株式会社東芝,東芝マテリアル株式会社
代理人個人
主分類H05K 3/02 20060101AFI20250718BHJP(他に分類されない電気技術)
要約【課題】コストパフォーマンスに優れたセラミックス薄膜メタライズ基板を製造する。
【解決手段】薄膜メタライズ4が、密着層、バリア層、表面層から形成されており、セラミックス基板5が窒化アルミニウム基板である基板の製造方法において、セラミックス基板に紫外線硬化型レジスト7を塗布する工程と、温度が60℃以上90℃以下、時間が70秒以上120秒以下のプリベークを行う工程と、積算照射量10mJ/cm²以上50mJ/cm²以下の1次露光を行う工程と、温度が110℃以上140℃以下、時間が40秒以上90秒以下の反転ベークを行う工程と、積算照射量が260mJ/cm²以上350mJ/cm²以下の2次露光を行う工程と、現像液にて現像を行う工程と、薄膜メタライズを形成する工程と、剥離液にてレジストを剥離してパターン回路を形成する工程と、を具備する。
【選択図】図5
特許請求の範囲【請求項１】
セラミックス基板に薄膜により導通部と絶縁部を有するパターン回路が形成されている
セラミックス薄膜メタライズ基板の製造方法において、
前記セラミックス基板が窒化アルミニウム基板であり、
前記薄膜メタライズが、密着層、バリア層、表面層から形成されており、
セラミックス基板に紫外線硬化型レジストを塗布する工程と、
温度が６０℃以上９０℃以下、時間が７０秒以上１２０秒以下のプリベークを行う工程
と、
積算照射量１０ｍＪ/ｃｍ
２
以上５０ｍJ/ｃｍ
２
以下の１次露光を行う工程と、
温度が１１０℃以上１４０℃以下、時間が４０秒以上９０秒以下の反転ベークを行う工
程と、
積算照射量が２６０ｍJ/ｃｍ
２
以上３５０ｍJ/ｃｍ
２
以下の２次露光を行う工程と、
現像液にて現像を行う工程と、
前記薄膜メタライズを形成する工程と、
剥離液にてレジストを剥離してパターン回路を形成する工程、
を具備することを特徴とするセラミックス薄膜メタライズ基板の製造方法。
続きを表示（約 820 文字）【請求項２】
前記セラミックス薄膜メタライズ基板の製造方法における窒化アルミニウム基板が、直
径１００ｍｍ以上であり、熱伝導率が１６０Ｗ／ｍ・Ｋ以上であることを特徴とする請求
項１に記載のセラミックス薄膜メタライズ基板の製造方法。
【請求項３】
前記セラミックス薄膜メタライズ基板の製造方法における薄膜メタライズが、密着層が
チタン、バリア層が白金、表面層が金の積層膜であることを特徴とする請求項１または請
求項２に記載のセラミックス薄膜メタライズ基板の製造方法。
【請求項４】
前記セラミックス薄膜メタライズ基板の製造方法における現像液が、テトラメチルアン
モニウム＝ヒドロキシドに非イオン系界面活性剤を加えた現像液であることを特徴とする
請求項１または請求項２に記載のセラミックス薄膜メタライズ基板の製造方法。
【請求項５】
セラミックス薄膜メタライズ基板のパターン回路に接合層を有するチップオンサブマウ
ントの製造方法において、請求項１ないし請求項３のいずれか１項に記載の製造方法によ
り得られたセラミックス薄膜メタライズ基板に接合層を形成する工程を行うことを特徴と
するチップオンサブマウントの製造方法。
【請求項６】
前記チップオンサブマウントの製造方法における接合層が金―スズ半田であることを特
徴とする５に記載のチップオンサブマウントの製造方法。
【請求項７】
チップオンサブマウントに半導体素子を搭載する半導体モジュールの製造方法において
、請求項
５
または請求項
６
に記載の製造方法により得られたチップオンサブマウントに半
導体素子を搭載する工程を行うことを特徴とする半導体モジュールの製造方法。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、おおむね、セラミックス薄膜メタライズ基板の製造方法、チップオンサブ
マウントの製造方法、および、半導体モジュールの製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
近年、レーザーダイオード（ＬＤ）をはじめ、一般照明ＬＥＤからヘッドランプ用のハ
イパワーＬＥＤ、高放熱性の要求が強い深紫外ＬＥＤ（殺菌ランプ・樹脂硬化ランプ）な
どの高性能の発光が可能である光半導体素子が発展している。この光半導体素子の発展に
伴って放熱性と電気絶縁性を兼ね備えたセラミックス基板の需要は年々増加している。特
に、高性能化に伴い光半導体素子の発熱が増加するにつれ、放熱を効率よく行うために、
セラミックス基板は小さく、かつ薄くなる傾向にある。
【０００３】
セラミックス基板の中で放熱性が高い窒化アルミニウム基板（ＡｌＮ）では、絶縁支持
部材が窒化アルミニウム質焼結体から成り、かつ下面および上面にチタン（Ｔｉ）層と白
金（Ｐｔ）層と（Ａｕ）層とを順次被着させる金属層が形成された光半導体素子用パッケ
ージ部品が開示されている（特許文献１）。特許文献１によると窒化アルミニウム質焼結
体の熱伝導率は５５ないし２５０Ｗ／ｍ・Ｋであり、光半導体素子が駆動時に発した熱は
絶縁支持部材および金属基板を介して外部に放散される。その結果、熱伝導率約２０Ｗ／
ｍ・Ｋの酸化アルミニウム質焼結体に比較して光半導体素子を常に適温として長期間にわ
たり正常、かつ安定に駆動させることができる。
【０００４】
また、放熱性と電気絶縁性を兼ね備えたセラミックス基板の製造コストを下げるために
、大型形状で製造をすることが行われている。大型形状の窒化アルミニウム基板を、半導
体レーザー素子用サブマウントに分割する製法のひとつとして、熱伝導率２００Ｗ／ｍ・
Ｋ、厚さ０．５ｍｍ、２インチの基板から１ｍｍの角正方形に切断する製法が開示されて
いる（特許文献２）。
【０００５】
これらの絶縁基板上に形成された金属層は必要に応じて導電層部分と金属層のない絶縁
部分にパターン回路形成が行われる。パターン回路の形成には、エッチング法やリフトオ
フ法が開示されている（特許文献３）。特許文献３によると、薄膜材料を基板上に形成し
た後にフォトレジスト材料を塗布し、紫外光を用いた１次露光を行い、フォトレジストな
どのエッチングに耐性を持つ保護膜層を形成し、不要部分を選択的に除去してパターン回
路を形成することができる。
【０００６】
製造コストを下げるためには、より大型の基板から加工することが有利である。これに
対し、切断される製品は組み込まれる半導体モジュールの小型化・高性能化に伴い、製品
サイズは小さくなりパターン回路はファイン（微細）化が進んでいる。しかしながら基板
が大型化するに伴い、個片に分割された製品の導電層からなる回路部分と回路同士を絶縁
する非回路（基板部分）を基板全面に均一に製造する必要があり、切断前の基板サイズの
大型化に伴い製造方法は難しくなる。
【０００７】
セラミックス基板の表面に回路パターンを形成する方法としては、レジストを塗布して
露光によりパターンを形成し現像を行うリソグラフィーの工程がある。製品を均一に製造
するには、リソグラフィー工程においてレジストの塗布から現像までを均一に行う必要が
ある。
【０００８】
すなわち基板が大型になれば切断される製品数は多くなり作業効率は向上し製造コスト
は低減するが、製品の中央部と周辺部ではパターン塗布したレジストに差が発生してレジ
ストに起因する不良が発生しやすくなる。このため大型の基板に微細なパターンを均一に
形成するには、レジスト塗布から現像までのリソグラフィー工程の制御が必要であること
が判明した。
【先行技術文献】
【特許文献】
【０００９】
特許第３１９９６１１号公報
特許第４５２８５１０号公報
特開２００１－２２０９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
近年、レーザーダイオードやＬＥＤなどの高性能の発光が可能である光半導体素子の発
展に伴って、放熱性と電気絶縁性および回路導電性を兼ね備えたセラミックス回路基板の
需要は年々増加している。特に、小型化・高性能化に伴い素子の発熱が増加するに伴いセ
ラミックス回路基板の高信頼化が求められている。このため高信頼性を損なうことなく、
放熱性と電気絶縁性を兼ね備え導電回路を形成したセラミック薄膜メタライズ基板（サブ
マウント）が求められている。
（【００１１】以降は省略されています）

関連特許