特許ウォッチ

公開番号2025104296
公報種別公開特許公報(A)
公開日2025-07-09
出願番号2024221070
出願日2024-12-17
発明の名称パッケージング基板が配置された基板の製造方法
出願人アブソリックスインコーポレイテッド,Absolics Inc.
代理人SK弁理士法人,個人,個人
主分類H01L 23/15 20060101AFI20250702BHJP(基本的電気素子)
要約【課題】パッケージング基板のアラインマークの整合性及びレイヤ間の正確度を高める基板の製造方法を提供する。
【解決手段】製品が多数個配置される製品領域と製品領域以外のダミー領域とに区分される基板の製造方法は、多数のコアビアを有するガラスコア21aを用意する準備ステップと、ガラスコア上に電気伝導性層21dを形成するステップと、その上に第1縁材料層23paを積層するステップと、第1絶縁材料層Paを硬化させて第1絶縁層23aを設けるステップと、を含み、第1絶縁材料層23paを80℃以上175℃未満の前硬化温度で前硬化する前硬化過程と、第1絶縁材料層23paを175℃以上230℃以下の後硬化温度で後硬化する後硬化過程と、を含む。方法はまた、第1絶縁材料層23paの上部に、電気伝導性層21dと電気的に接続する電気伝導性層23cを形成するステップ及びその上に第2絶縁材料層23peを積層するステップを含む。
【選択図】図6
特許請求の範囲【請求項１】
パッケージング基板が配置された基板の製造方法であって、
多数のコアビアを有するガラス板であるガラスコアを用意する準備ステップと、
前記ガラスコア上に第１金属層を形成する第１－１ステップと、
前記第１金属層上に第１絶縁材料層を積層する第１－２ステップと、
前記第１絶縁材料層を硬化させて第１絶縁層を設ける第１－３ステップと、
前記第１絶縁材料層の上部に、前記第１金属層と電気的に接続される第２金属層を形成する第２－１ステップと、
前記第２金属層上に第２絶縁材料層を積層する第２－２ステップとを含み、
前記第１－３ステップは、
前記第１絶縁材料層を８０℃以上１７５℃未満の前硬化温度で前硬化（ｐｒｅ－ｃｕｒｅ）する前硬化過程と、
前記第１絶縁材料層を１７５℃以上２３０℃以下の後硬化温度で後硬化（ｐｏｓｔ－ｃｕｒｅ）する後硬化過程とを含んで、
前記パッケージング基板である製品が多数個配置される製品領域と、前記製品領域以外のダミー領域とに区分される、基板を製造する、基板の製造方法。
続きを表示（約 1,500 文字）【請求項２】
前記前硬化過程は、第１ステップの後に第２ステップに進行し、
前記第１ステップは、１１０℃以上１５０℃未満の温度で１０分以上行われる熱処理であり、
前記第２ステップは、１５０℃以上１７５℃未満の温度で１０分以上行われる熱処理である、請求項１に記載の基板の製造方法。
【請求項３】
前記基板の製造方法は、
前記第２－２ステップの後に第２－３ステップをさらに含み、
前記第２－３ステップは、前記第２絶縁材料層を硬化させて第２絶縁層を設けるステップである、請求項１に記載の基板の製造方法。
【請求項４】
第１再分配層は、前記第１金属層及び前記第１絶縁層を含み、
第２再分配層は、前記第２金属層及び前記第２絶縁層を含み、
前記ダミー領域に位置する前記第１再分配層には第１アラインマークが配置され、
前記ダミー領域に位置する前記第２再分配層には第２アラインマークが配置され、
前記基板において前記第１アラインマークの位置と前記第２アラインマークの位置との間の距離は、予め定められた距離と５μｍ以下の差を有する、請求項３に記載の基板の製造方法。
【請求項５】
前記第１アラインマークは、前記第１金属層の一部であり、
前記第２アラインマークは、前記第２金属層の一部である、請求項４に記載の基板の製造方法。
【請求項６】
第１再分配層は、前記第１金属層及び前記第１絶縁層を含み、
第２再分配層は、前記第２金属層及び前記第２絶縁層を含み、
前記ダミー領域に位置する前記第１再分配層には第１アラインマークが配置され、
前記ダミー領域に位置する前記第２再分配層には第２アラインマークが配置され、
前記第２－１ステップにおいて第１アラインマークと第２アラインマークとの距離はＤ１であり、
前記第２－３ステップにおいて第１アラインマークと第２アラインマークとの距離はＤ２であり、
前記Ｄ１と前記Ｄ２との差は５μｍ以下である、請求項３に記載の基板の製造方法。
【請求項７】
前記第２－３ステップは、
前記第２絶縁材料層を８０℃以上１７５℃未満の温度で前硬化（ｐｒｅ－ｃｕｒｅ）する前硬化過程と、
前記第２絶縁材料層を１７５℃以上２３０℃以下の温度で後硬化（ｐｏｓｔ－ｃｕｒｅ）する後硬化過程とを含む、請求項３に記載の基板の製造方法。
【請求項８】
前記基板の製造方法は、
前記第２－２ステップの後に第３－１ステップ、第３－２ステップ、及び第３－３ステップをさらに含み、
前記第３－１ステップは、前記第２絶縁材料層の上部に、前記第２金属層と電気的に接続される第３金属層を形成するステップであり、
前記第３－２ステップは、前記第３金属層上に第３絶縁材料層を積層するステップであり、
前記第３－３ステップは、前記第３絶縁材料層を硬化させて第３絶縁層を設けるステップである、請求項１に記載の基板の製造方法。
【請求項９】
前記第１絶縁層の熱収縮の程度は、前記第１絶縁材料層の熱収縮の程度よりも小さい、請求項１に記載の基板の製造方法。
【請求項１０】
請求項１に記載の製造方法によって製造された基板を用意するステップと、
前記製品領域に配置された製品を前記基板から分離するシンギュレーションステップとを含む、パッケージング基板の製造方法。

発明の詳細な説明【技術分野】
【０００１】
具現例は、半導体パッケージング基板が配置された基板の製造方法などに関し、ガラスコア及び絶縁層を含むパッケージング基板が配置された基板の製造方法、パッケージング基板の製造方法などに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
電子部品を作製するにおいて、半導体ウエハに回路を具現することを前工程（ＦＥ：Ｆｒｏｎｔ－Ｅｎｄ）といい、ウエハを実際の製品で使用可能な状態に組み立てることを後工程（ＢＥ：Ｂａｃｋ－Ｅｎｄ）といい、この後工程にパッケージング工程が含まれる。
【０００３】
最近の電子製品の急速な発展を可能にした半導体産業の４つの核心技術としては、半導体技術、半導体パッケージング技術、製造工程技術、ソフトウェア技術がある。半導体技術は、マイクロ以下のナノ単位の線幅、１千万個以上のセル（Ｃｅｌｌ）、高速動作、多くの熱放出などの様々な形態に発展しているが、相対的にこれを完璧にパッケージングする技術がサポートされていない。そのため、半導体の電気的性能が、半導体技術自体の性能よりは、パッケージング技術及びこれによる電気的接続によって決定されることもある。
【０００４】
パッケージング基板の材料としてはセラミック又は樹脂が適用されているが、最近、ハイエンド用パッケージング基板にシリコンやガラスを適用した研究が進められており、特にガラスコアを適用して、キャビティ構造を有するパッケージング基板が開発された。
【０００５】
また、最も広く使用されているパッケージング基板、例えば、ＦＣ－ＢＧＡ（ＦｌｉｐＣｈｉｐ－ＢａｌｌＧｒｉｄＡｒｒａｙ）には、絶縁剤及び接着剤の役割をするＡＢＦ（ＡｊｉｎｏｍｏｔｏＢｕｉｌｄ－ｕｐＦｉｌｍ）などが使用される。
【０００６】
一方、パッケージング工程のうち再分配層（Ｒｅ－ＤｉｓｔｒｉｂｕｔｉｏｎＬａｙｅｒ、ＲＤＬ）は、既に形成された電気端子の位置を任意の位置に変更する技術を総称する。このようなＲＤＬは、半導体製造工場で有する設計の制限をパッケージを介して解消する方法として利用、すなわち、半導体チップの積層（ｓｔａｃｋ）に活用されている。
【０００７】
関連する先行技術として、韓国公開特許公報第１０－２０２２－０１３５４４２号、韓国公開特許公報第１０－２０１３－００９０１１５号、中国特許出願公開公報ＣＮ１１５３３４７８４などがある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
具現例の目的は、ビルドアップ層に形成される際にアラインマークの整合性及び位置安定性が向上したパッケージング基板の製造方法を提供することにある。
【０００９】
具現例の他の目的は、絶縁材料の収縮の影響などを最小化または防止することができるパッケージング基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、一具現例に係る基板の製造方法は、パッケージング基板が配置された基板の製造方法に関し、多数のコアビアを有するガラス板であるガラスコアを用意する準備ステップと；前記ガラスコア上に第１金属層を形成する第１－１ステップと；前記第１金属層上に第１絶縁材料層を積層する第１－２ステップと；前記第１絶縁材料層を硬化させて第１絶縁層を設ける第１－３ステップと；前記第１絶縁材料層の上部に、前記第１金属層と電気的に接続される第２金属層を形成する第２－１ステップと；前記第２金属層上に第２絶縁材料層を積層する第２－２ステップと；を含む。
（【００１１】以降は省略されています）

関連特許