TOP特許意匠商標
特許ウォッチ Twitter
公開番号2025000184
公報種別公開特許公報(A)
公開日2025-01-07
出願番号2023099895
出願日2023-06-19
発明の名称電磁比例制御弁駆動用の制御装置
出願人マツダ株式会社
代理人弁理士法人前田特許事務所
主分類H01F 7/18 20060101AFI20241224BHJP(基本的電気素子)
要約【課題】高デューティ比の場合であってもスイッチング回数を抑えて、損失を減らす。
【解決手段】ドライバから目標信号に基づいて、駆動素子を駆動させるPWM信号を出力するPWM生成部を備え、PWM生成部は、一周期毎に設定したデューティ比のパルス信号であり、かつハイレベルからローレベルになるPWM信号を生成する信号生成回路と、生成されたPWM信号において時間軸で隣接する第1周期と第2周期のうち第1周期のパルス信号を、デューティ比を維持したままローレベルからハイレベルになるように変換して、変換した後の第1周期のパルス信号のハイレベルと第2周期のパルス信号のハイレベルとを結合する信号変換回路と、を有する。
【選択図】図3
特許請求の範囲【請求項1】
電流に比例した弁開度で作動流体の圧力を制御する電磁比例制御弁を駆動させる電磁比例制御弁の制御装置であって、
オン時に前記電磁比例弁に電流を流す駆動素子と、
前記駆動素子から前記電磁比例制御弁に供給する目標電流を示す目標信号を出力するドライバと、
前記ドライバから目標信号に基づいて、前記駆動素子を駆動させるPWM信号を出力するPWM生成部と、を備え、
前記PWM生成部は、
一周期毎に設定したデューティ比のパルス信号であり、かつハイレベルからローレベルになるPWM信号を生成する信号生成回路と、
生成された前記PWM信号において時間軸で隣接する第1周期と第2周期のうち第1周期のパルス信号を、デューティ比を維持したままローレベルからハイレベルになるように変換して、変換した後の前記第1周期のパルス信号のハイレベルと前記第2周期のパルス信号のハイレベルとを結合する信号変換回路と、
を有する、
ことを特徴とする電磁比例制御弁の制御装置。
続きを表示(約 770 文字)【請求項2】
請求項1に記載の電磁比例制御弁の制御装置において、
前記ドライバは、前記電磁比例制御弁の要求出力に基づく指示電流に、該指示電流に応じた振幅のディザ電流を重畳した電流を、目標電流として目標信号を出力する、ことを特徴とする電磁比例制御弁の制御装置。
【請求項3】
請求項1又は2に記載の電磁比例制御弁の制御装置において、
前記信号変換回路は、前記PWM信号に対して、前記第1周期のパルス信号のハイレベルとローレベルとを時間軸で反転させる反転信号を入力して、当該パルス信号をローレベルからハイレベルになるように変換することを特徴とする電磁比例制御弁の制御装置。
【請求項4】
電流に比例した弁開度で作動流体の圧力を制御する電磁比例制御弁を駆動させるコントローラによる電磁比例制御弁の制御方法であって、
駆動素子を介して前記電磁比例制御弁に供給する目標電流を示す目標信号を出力する第1ステップと、
前記目標信号に基づいて、一周期毎に設定したデューティ比のパルス信号からなりかつ前記駆動素子を駆動させるPWM信号を出力する第2ステップと、
出力されたPWM信号を変換する第3ステップと、を含み、
前記第2ステップは、各周期において、ハイレベルからローレベルになるようにPWM信号を出力するステップであり、
前記第3ステップは、前記PWM信号における時間軸で隣接する第1周期と第2周期のうち該第1周期のパルス信号を、デューティ比を維持したままローレベルからハイレベルになるように変換して、変換した後の前記第1周期のパルス信号のハイレベルと第2周期のパルス信号のハイレベルとを結合するステップであることを特徴とする電磁比例制御弁の制御方法。

発明の詳細な説明【技術分野】
【0001】
ここに開示された技術は、電磁比例制御弁駆動用の制御装置に関する技術分野に属する。
続きを表示(約 1,700 文字)【背景技術】
【0002】
従来より、コイルに供給する電流に比例した弁開度で作動流体の圧力を制御する電磁比例制御弁が知られている。電磁比例制御弁の動作は所定のデューティ比に設定されたPWM信号を駆動素子に入力することで実行される。
【0003】
例えば、特許文献1には、DC/DCコンバータからの出力電力が供給される負荷の負荷状態を示す負荷率を算出する負荷率算出部と、負荷率に関連付けて、予め定められた周期分のパルスの中から負荷率が小さいほど出力対象のパルスが少なく定められたパルス信号の間引きパターンと、負荷率が小さいほどパルス信号のパルス幅が大きくなるように定められたパルス幅の補正係数とを決定して、パルス信号のパルスを間引きパターンに基づいて間引くとともに、パルス信号のパルス幅を補正係数で補正するスイッチング装置が開示されている。
【0004】
また、特許文献2には、目標とする電磁弁駆動電流を得るためのPWMデューティをディザ電流周期毎に算出し、複数回のPWMサイクルで所定のディザ電流が得られるように、1PWM周期毎にPWMデューティに対してオフセット用のデューティを加減算することによりPWM回路に与えるPWMのデューティを設定する、電磁弁駆動方法が開示されている。
【先行技術文献】
【特許文献】
【0005】
特開2010-161862号公報
特許第3922397号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、PWM制御により電磁比例制御弁を制御する場合、駆動素子のオンオフが頻繁に繰り返される。駆動素子のオンオフの切り換え時には、損失が生じるためスイッチング回数は出来る限り少ない方が好ましい。
【0007】
特許文献1に記載の方法では、低デューティ比のときにはパルスを間引いてパルス幅を広げることで、少ないスイッチング回数で所望の電流を得ることができる。しかしながら、高デューティ比のときには、パルスをほとんど間引くことができず、補正係数も小さくなるため、スイッチング回数を抑えて所望の電流を得ることが困難である。低デューティ比のときよりも高デューティ比のときの方が、電流が多く流れるため、スイッチング回数を抑えることによる損失低減の効果が大きい。このため、特許文献1に記載の方法は、損失低減の効果が全くないわけではないが、その効果は小さい。
【0008】
特許文献2に記載のように、ディザ電流を実現するときには、高デューティ比の信号と低デューティ比の信号とが繰り返される。このため、特にディザ電流を利用するときには、長周期で見た時に、特許文献1に記載の方法では損失低減の効果は不十分になってしまう。
【0009】
ここに開示された技術は斯かる点に鑑みてなされたものであり、その目的とするところは、高デューティ比の場合であってもスイッチング回数を抑えて、損失を減らすことにある。
【課題を解決するための手段】
【0010】
前記課題を解決するために、ここに開示された技術の第1の態様では、電流に比例した弁開度で作動流体の圧力を制御する電磁比例制御弁を駆動させる電磁比例制御弁の制御装置を対象として、オン時に前記電磁比例弁に電流を流す駆動素子と、前記駆動素子から前記コイルに供給する目標電流を示す目標信号を出力するドライバと、前記ドライバから目標信号に基づいて、前記駆動素子を駆動させるPWM信号を出力するPWM生成部と、を備え、前記PWM生成部は、一周期毎に設定したデューティ比のパルス信号であり、かつハイレベルからローレベルになるPWM信号を生成する信号生成回路と、生成された前記PWM信号において時間軸で隣接する第1周期と第2周期のうち第1周期のパルス信号を、デューティ比を維持したままローレベルからハイレベルになるように変換して、変換した後の前記第1周期のパルス信号のハイレベルと前記第2周期のパルス信号のハイレベルとを結合する信号変換回路と、を有する、という構成とした。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許