特許ウォッチ

公開番号2025126070
公報種別公開特許公報(A)
公開日2025-08-28
出願番号2024022448
出願日2024-02-16
発明の名称スイッチ装置
出願人株式会社アドバンテスト
代理人弁理士法人RYUKA国際特許事務所
主分類H10B 63/10 20230101AFI20250821BHJP()
要約【課題】相変化材料スイッチを用いて相変化スイッチ単体よりも高耐圧のスイッチ装置を提供する。
【解決手段】スイッチ装置10は、相変化材料スイッチ100と、相変化材料スイッチ100に直列に接続された、ノーマリオンの第1直列スイッチ120と、を備える。相変化材料スイッチ100および第1直列スイッチ120は、スイッチ装置10の第1端子P1および第2端子P2の間において、相変化材料スイッチ100が第1端子側、第1直列スイッチ120が第2端子側に接続され、第1直列スイッチ100の制御端子Gは、相変化材料スイッチ100における第1端子側の端子S1に接続される。
【選択図】図1
特許請求の範囲【請求項１】
相変化材料スイッチと、
前記相変化材料スイッチに直列に接続された、ノーマリオンの第１直列スイッチと
を備えるスイッチ装置。
続きを表示（約 750 文字）【請求項２】
前記相変化材料スイッチおよび前記第１直列スイッチは、前記スイッチ装置の第１端子および第２端子の間において、前記相変化材料スイッチが前記第１端子側、前記第１直列スイッチが前記第２端子側に接続され、
前記第１直列スイッチの制御端子は、前記相変化材料スイッチにおける前記第１端子側の端子に接続される
請求項１に記載のスイッチ装置。
【請求項３】
前記相変化材料スイッチに直列に接続された、ノーマリオンの第２直列スイッチを更に備え、
前記第２直列スイッチは、前記スイッチ装置の前記第１端子および前記第２端子の間において、前記相変化材料スイッチよりも前記第１端子側に接続され、
前記第２直列スイッチの制御端子は、前記相変化材料スイッチにおける前記第２端子側の端子に接続される
請求項２に記載のスイッチ装置。
【請求項４】
前記第１直列スイッチは、前記第１端子に対する前記第２端子の電位差が第１閾値を超えたことに応じてオフとなる請求項２または３に記載のスイッチ装置。
【請求項５】
前記第１閾値は、前記相変化材料スイッチの耐圧よりも小さい請求項４に記載のスイッチ装置。
【請求項６】
前記第２直列スイッチは、前記第２端子に対する前記第１端子の電位差が第２閾値を超えたことに応じてオフとなる請求項３に記載のスイッチ装置。
【請求項７】
前記第１直列スイッチの耐圧は、前記相変化材料スイッチの耐圧よりも大きい請求項４に記載のスイッチ装置。
【請求項８】
前記第１直列スイッチの耐電圧は、前記相変化材料スイッチの耐圧の１０倍以上である請求項５に記載のスイッチ装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、スイッチ装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
特許文献１には、「図２は、メモリアレイ１に含まれるメモリセルＭＭの構成を示す回路図である。図２において、このメモリセルＭＭは、ＮチャネルＭＯＳトランジスタ４および相変化素子５を含む。ＮチャネルＭＯＳトランジスタ４のゲートＧはワード線電圧ＶＷＬを受け、そのソースＳはソース線電圧ＶＳＬを受け、その基板ＳＵＢ（ウェル、バックゲート）はウェル線電圧ＶＭＷを受け、そのドレインＤは相変化素子５の一方電極に接続されている。相変化素子５の他方電極は、ビット線電圧ＶＢＬを受ける。ワード線電圧ＶＷＬおよびビット線電圧ＶＢＬは、書込回路２および読出回路３によって制御される。ソース線電圧ＶＳＬおよびウェル電圧ＶＭＷは、ともに接地電圧（０Ｖ）に固定される。」（段落００１０）と記載されている。
【０００３】
特許文献２には、「図１には相変化メモリ７の概略的な構成が示される。メモリアレイ(ＭＡＲY)１０はワード線ＷＬ０～ＷＬｎ、とビット線ＢＬ０～ＢＬｋと、ワード線とビット線の各交点に配置された複数個のメモリセル１１（Ｍ００～Ｍｎｋ）から構成される。メモリセル１１の種々の構成についてはその詳細を後述するが、ここではその一例として、選択素子としての選択トランジスタＣＴと相変化材料を用いた相変化素子としての記憶素子ＰＣＲとによる構成を示す。メモリセル１１は、ビット線から接地電圧Ｖｓｓの給電線の方向に、選択トランジスタＣＴと記憶素子ＰＣＲが直列接続されて構成される。」（段落００４９）と記載されている。
【０００４】
特許文献３には、「相変化メモリセル１０４ａは、相変化素子１０６ａとＴＦＥＴ１０８ａとを含む。相変化素子１０６ａの一端は、ビット線１１２ａに電気的に結合され、相変化素子１０６ａの他端は、ＴＦＥＴ１０８ａのドレインに電気的に結合されている。ＴＦＥＴ１０８ａのソースは、接地板１１４に電気的に結合されている。ＴＦＥＴ１０８ａのゲートは、ワード線１１０ａに電気的に結合されている。相変化メモリセル１０４ｂは、相変化素子１０６ｂとＴＦＥＴ１０８ｂとを含む。相変化素子１０６ｂの一端は、ビット線１１２ａに電気的に結合され、相変化素子１０６ｂの他端は、ＴＦＥＴ１０８ｂのドレインに電気的に結合されている。ＴＦＥＴ１０８ｂのソースは、接地板１１４に電気的に結合されている。」（段落００１７）と記載されている。
【０００５】
特許文献４には、「図１を参照に、本発明の実施例に係るメモリシステム１００の概略図が示されている。メモリシステム１００は、アレイ構成のメモリセル１０２を含む。メモリセル１０２のそれぞれは、例えば金属－絶縁体－金属（ＭＩＭ）スイッチセル又は相変化スイッチセルのようなスイッチ素子１０４と、例えば接合型電界効果トランジスタ（ＪＦＥＴ）のようなセルトランジスタ１０６と、を含む。」（段落００１９）、および「スイッチ素子１０４は、第１サイド１１４及び第２サイド１１６を含む。第１サイド１１４は、例えばメモリシステム１００のワードライン１からワードライン１０２４といったワードライン１１８のひとつと接続される。第２サイド１１６は、セルトランジスタ１０６のゲートターミナル１０８と接続される。」（段落００２１）と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］特開２００９－２５２２５３号公報
［特許文献２］国際公開第２０１０／００４６５２号
［特許文献３］特開２００８－０２１９７０号公報
［特許文献４］特表２００９－５３８４９１号公報
［非特許文献］
［非特許文献１］ Tejinder Singh他、"Reconfigurable PCM GeTe-based Latching 6-bit Digital Switched Capacitor Bank"、15th European Microwave Integrated Circuits Conference (EuMIC)、Utrecht, Netherlands、pp. 93-96、２０２１年１月
［非特許文献２］ Tejinder Singh他、" Ultra-Compact Phase-Change GeTe-Based Scalable mmWave Latching Crossbar Switch Matrices"、IEEE Transactions on Microwave Theory and Techniques、pp. 938-949、２０２１年１２月
【発明の概要】
【０００６】
本発明の第１の態様においては、相変化材料スイッチと、前記相変化材料スイッチに直列に接続された、ノーマリオンの第１直列スイッチとを備えるスイッチ装置を提供する。
【０００７】
上記のスイッチ装置にいて、前記相変化材料スイッチおよび前記第１直列スイッチは、前記スイッチ装置の第１端子および第２端子の間において、前記相変化材料スイッチが前記第１端子側、前記第１直列スイッチが前記第２端子側に接続され、前記第１直列スイッチの制御端子は、前記相変化材料スイッチにおける前記第１端子側の端子に接続されてよい。
【０００８】
上記のいずれかのスイッチ装置は、前記相変化材料スイッチに直列に接続された、ノーマリオンの第２直列スイッチを更に備え、前記第２直列スイッチは、前記スイッチ装置の前記第１端子および前記第２端子の間において、前記相変化材料スイッチよりも前記第１端子側に接続され、前記第２直列スイッチの制御端子は、前記相変化材料スイッチにおける前記第２端子側の端子に接続されてよい。
【０００９】
上記のいずれかのスイッチ装置において、前記第１直列スイッチは、前記第１端子に対する前記第２端子の電位差が第１閾値を超えたことに応じてオフとなってよい。
【００１０】
上記のいずれかのスイッチ装置において、前記第１閾値は、前記相変化材料スイッチの耐圧よりも小さくてよい。
（【００１１】以降は省略されています）

関連特許