特許ウォッチ

公開番号2025123863
公報種別公開特許公報(A)
公開日2025-08-25
出願番号2024019604
出願日2024-02-13
発明の名称半導体素子
出願人ソニーセミコンダクタソリューションズ株式会社
代理人個人,個人,個人
主分類H10F 39/12 20250101AFI20250818BHJP()
要約【課題】接続導電部と他の導電部の間の寄生容量を低減することができるようにする。
【解決手段】第1の基板は、第1の配線層と第1の半導体層を備える。第2の基板は、第2の配線層と第2の半導体層を備える。第1の基板と第2の基板は、第1の配線層と第2の配線層とが対向するように接合される。第1の配線層の接合面に形成される複数の第1の導電パッドのそれぞれと、第2の配線層の接合面に形成される複数の第2の導電パッドのそれぞれとが接続される。第1の配線層の第1の導電パッドの間および第2の配線層の第2の導電パッドの間の少なくとも一方に低誘電部が形成される。本技術は、例えば、撮像素子等に適用できる。
【選択図】図4
特許請求の範囲【請求項１】
第１の配線層と第１の半導体層を備える第１の基板と、
第２の配線層と第２の半導体層を備える第２の基板と
を備え、
前記第１の基板と前記第２の基板は、前記第１の配線層と前記第２の配線層とが対向するように接合され、
前記第１の配線層の接合面に形成される複数の第１の導電部のそれぞれと、前記第２の配線層の接合面に形成される複数の第２の導電部のそれぞれとが接続され、
前記第１の配線層の前記第１の導電部の間および前記第２の配線層の前記第２の導電部の間の少なくとも一方に低誘電部が形成される
ように構成された
半導体素子。
続きを表示（約 1,000 文字）【請求項２】
前記低誘電部の比誘電率は、その低誘電部が形成される前記第１の配線層および前記第２の配線層の少なくとも一方の層間膜の比誘電率より低い
ように構成された
請求項１に記載の半導体素子。
【請求項３】
前記低誘電部は空気の層である
ように構成された
請求項２に記載の半導体素子。
【請求項４】
前記低誘電部は、前記第１の導電部および前記第２の導電部の少なくとも一方の、前記第１の基板と前記第２の基板の積層方向に平行な積層方向面、および、前記積層方向面に垂直な平面方向面の少なくとも一方に接するように形成される
ように構成された
請求項１に記載の半導体素子。
【請求項５】
前記低誘電部は、前記第１の導電部および前記第２の導電部の少なくとも一方の、前記積層方向面および前記平面方向面の少なくとも一方の一部に接するように形成される
ように構成された
請求項４に記載の半導体素子。
【請求項６】
前記低誘電部は、前記第１の配線層の前記接合面の前記第１の導電部の間および前記第２の配線層の前記接合面の前記第２の導電部の間に形成され、
前記第１の配線層に形成される前記低誘電部と、前記第２の配線層に形成される前記低誘電部は接続している
ように構成された
請求項１に記載の半導体素子。
【請求項７】
前記低誘電部は、前記第１の配線層の前記接合面の前記第１の導電部の間および前記第２の配線層の前記接合面の前記第２の導電部の間に形成され、
前記第１の配線層に形成される前記低誘電部の前記接合面上の位置と、前記第２の配線層に形成される前記低誘電部の前記接合面上の位置は異なる
ように構成された
請求項１に記載の半導体素子。
【請求項８】
前記第１の配線層の前記第１の導電部の間および前記第２の配線層の前記第２の導電部の間の少なくとも一方に導電部が形成される
ように構成された
請求項１に記載の半導体素子。
【請求項９】
前記導電部は固定電位に接続される
ように構成された
請求項８に記載の半導体素子。
【請求項１０】
前記第１の導電部および前記第２の導電部は、それぞれ、導電パッドまたは導電ビアである
ように構成された
請求項１に記載の半導体素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本技術は、半導体素子に関し、特に、接続導電部と他の導電部の間の寄生容量を低減することができるようにした半導体素子に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
光電変換部を有する第１の基板、光電変換部から出力された電荷に基づく画素信号を出力する読み出し回路を有する第２の基板、および制御回路を有する第３の基板が接合されることにより構成される撮像装置がある（例えば、特許文献１参照）。この撮像装置では、第１の基板の第２の基板との接合面に形成された接合電極と、第２の基板の第１の基板との接合面に形成された接合電極とが電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－８８３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した撮像装置では、接合電極等の、第１の基板および第２の基板のそれぞれの接合面に形成され、互いに接続される導電部である接続導電部と、他の接続導電部や配線等の他の導電部との間で寄生容量が発生する。その結果、ＦＤ（フローティングディフュージョン）に接続される接続導電部間のカップリングによるクロストークの発生や受光量を画素信号に変換する際の変換効率の低下を招く。従って、接続導電部と他の導電部との間の寄生容量を低減する手法の提供が要望されているが、そのような要望に十分にこたえられていない状況である。
【０００５】
本技術は、このような状況に鑑みてなされたものであり、接続導電部と他の導電部の間の寄生容量を低減することができるようにするものである。
【課題を解決するための手段】
【０００６】
本技術の第１の側面の半導体素子は、第１の配線層と第１の半導体層を備える第１の基板と、第２の配線層と第２の半導体層を備える第２の基板とを備え、前記第１の基板と前記第２の基板は、前記第１の配線層と前記第２の配線層とが対向するように接合され、前記第１の配線層の接合面に形成される複数の第１の導電部のそれぞれと、前記第２の配線層の接合面に形成される複数の第２の導電部のそれぞれとが接続され、前記第１の配線層の前記第１の導電部の間および前記第２の配線層の前記第２の導電部の間の少なくとも一方に低誘電部が形成されるように構成された半導体素子である。
【０００７】
本技術の第１の側面においては、第１の配線層と第１の半導体層を備える第１の基板と、第２の配線層と第２の半導体層を備える第２の基板とが設けられ、前記第１の基板と前記第２の基板は、前記第１の配線層と前記第２の配線層とが対向するように接合され、前記第１の配線層の接合面に形成される複数の第１の導電部のそれぞれと、前記第２の配線層の接合面に形成される複数の第２の導電部のそれぞれとが接続され、前記第１の配線層の前記第１の導電部の間および前記第２の配線層の前記第２の導電部の間の少なくとも一方に低誘電部が形成される。
【０００８】
本技術の第２の側面は、第１の配線層と第１の半導体層を備える第１の基板と、第２の配線層と第２の半導体層を備える第２の基板とを備え、前記第１の基板と前記第２の基板は、前記第１の配線層と前記第２の配線層とが対向するように接合され、前記第１の配線層の接合面に形成される第１の導電部と前記第２の配線層の接合面に形成される第２の導電部とが接続され、前記第１の導電部および前記第２の導電部の少なくとも一方の近傍に低誘電部が形成されるように構成された半導体素子である。
【０００９】
本技術の第２の側面においては、第１の配線層と第１の半導体層を備える第１の基板と、第２の配線層と第２の半導体層を備える第２の基板とが設けられ、前記第１の基板と前記第２の基板は、前記第１の配線層と前記第２の配線層とが対向するように接合され、前記第１の配線層の接合面に形成される第１の導電部と前記第２の配線層の接合面に形成される第２の導電部とが接続され、前記第１の導電部および前記第２の導電部の少なくとも一方の近傍に低誘電部が形成される。
【図面の簡単な説明】
【００１０】
本技術を適用した半導体素子の第１実施の形態である撮像素子の積層構造の例を示す概念図である。
画素領域と読み出し回路の回路構成例を示す図である。
ロジック回路の構成例を示す図である。
図１の撮像素子の第１の構造例を示す断面図である。
図４の低誘電部の構造例を示す上面図である。
低誘電部による効果を説明する図である。
低誘電率材料により構成される低誘電部の製造方法を説明する第１の図である。
低誘電率材料により構成される低誘電部の製造方法を説明する第２の図である。
低誘電率材料により構成される低誘電部の製造方法を説明する第３の図である。
空気層により構成される低誘電部の製造方法を説明する第１の図である。
空気層により構成される低誘電部の製造方法を説明する第２の図である。
空気層により構成される低誘電部の製造方法を説明する第３の図である。
低誘電部の積層方向に垂直な平面方向の幅の例を示す図である。
第１の実施の形態における低誘電部の他の構造例を示す上面図である。
図１の撮像素子の第２の構造例を示す断面図である。
図１の撮像素子の第３の構造例を示す断面図である。
図１の撮像素子の第４の構造例を示す断面図である。
図１の撮像素子の第５の構造例を示す断面図である。
本技術を適用した半導体素子の第２実施の形態である撮像素子の第１の構造例を示す断面図である。
図１９の低誘電部の構造例を示す上面図である。
第２実施の形態における低誘電部の他の構造例を示す上面図である。
本技術を適用した半導体素子の第２実施の形態である撮像素子の第２の構造例を示す断面図である。
本技術を適用した半導体素子の第３実施の形態である撮像素子の構造例を示す断面図である。
本技術を適用した半導体素子の第４実施の形態である撮像素子の構造例を示す断面図である。
本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
撮像素子の使用例を説明する図である。
車両制御システムの概略的な構成の一例を示すブロック図である。
撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許