特許ウォッチ

公開番号2025104236
公報種別公開特許公報(A)
公開日2025-07-09
出願番号2024167113
出願日2024-09-26
発明の名称集積回路
出願人台亞半導體股フン有限公司,Taiwan-Asia Semiconductor Corporation
代理人個人
主分類H10D 30/66 20250101AFI20250702BHJP()
要約【課題】サージの大電流や大電圧によるトランジスタアレイの損傷を避けるためにトランジスタアレイの外周に複数の保護リングを設け、各リング領域が一定の割合でドープ領域を有する高耐電圧の集積回路を提供する。
【解決手段】集積回路1000は、トランジスタアレイ1100と、保護リング1300と、を備える。保護リングは、トランジスタアレイの外周1110に形成されており、複数のリング領域1310を含む。各リング領域は、ドープ領域を有する。リング領域の内側のドープ領域の面積は、リング領域の外側のドープ領域の面積よりも大きい。
【選択図】図1
特許請求の範囲【請求項１】
集積回路であって、
トランジスタアレイと、
前記トランジスタアレイの外周（ｐｅｒｉｐｈｅｒｙ）に形成された保護リングと、を備え、
前記保護リングは複数のリング領域を含み、各前記リング領域はドープ領域を有し、前記リング領域の内側の前記ドープ領域の面積は、前記リング領域の外側の前記ドープ領域の面積よりも大きい、集積回路。
続きを表示（約 750 文字）【請求項２】
前記複数のリング領域の最内周のリング領域の前記ドープ領域の面積は、前記最内周のリング領域の総面積であることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記トランジスタアレイの辺長と前記複数のリング領域の全幅の比率は１０未満であることを特徴とする請求項１に記載の集積回路。
【請求項４】
前記辺長と前記全幅の比率は５：３であることを特徴とする請求項３に記載の集積回路。
【請求項５】
前記複数のリング領域は内側部分と外側部分に分けられ、前記内側部分の幅は１００マイクロメートル（μｍ）より大きいことを特徴とする請求項３に記載の集積回路。
【請求項６】
前記複数のリング領域の前記内側部分のアンドープ領域と、前記複数のリング領域の前記外側部分の前記ドープ領域とは、複数の分散部分から構成され、前記分散部分は、長方形、円形、または多角形であることを特徴とする請求項５に記載の集積回路。
【請求項７】
前記リング領域の数が１つの場合、前記トランジスタアレイの耐電圧は２０％から５０％向上することを特徴とする請求項６に記載の集積回路。
【請求項８】
前記トランジスタアレイの耐電圧は、前記全幅が大きくなるにつれて高くなることを特徴とする請求項３に記載の集積回路。
【請求項９】
前記リング領域の前記ドープ領域は環状であることを特徴とする請求項１に記載の集積回路。
【請求項１０】
前記リング領域の数が１つの場合、前記トランジスタアレイの耐電圧は２０％から５０％向上することを特徴とする請求項９に記載の集積回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路に関する。具体的には、本発明は、トランジスタアレイの外周に複数の保護リングが設けられた集積回路に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）アレイの製造における一般的な問題は、耐電圧不足である。これは特に高電圧用途で顕著である。この問題は、ＭＯＳＦＥＴ間の電気的接続や耐電圧の欠陥につながり、部品の性能や信頼性を低下させる可能性がある。
【０００３】
耐電圧不足の問題を解決するために、現在ではＭＯＳＦＥＴアレイのＭＯＳＦＥＴの数を増やして回路全体の必要耐電圧を達成するものが主流である。しかし、ＭＯＳＦＥＴの数を増やすと、回路全体のコストも大幅に上昇する。
【０００４】
上記事情に鑑みて、本発明は、製造コストが低く、回路耐電圧を大幅に改善できる集積回路設計を提案する。
【発明の概要】
【０００５】
本発明の目的は、トランジスタアレイの外周に複数のリング領域が設けられ、各リング領域が一定の割合でドープ領域を有する高耐電圧の集積回路を提供することである。回路動作中にトランジスタアレイにサージが発生した場合、リング領域によってサージ電流を外側に流すことができる。こうすることで、サージの大電流や大電圧によるトランジスタアレイの損傷を避けることができる。この回路のトランジスタアレイの耐電圧は、１５００ボルト以上と大幅に向上させることができる。
【０００６】
上記目的を達成するため、本発明は、トランジスタアレイと保護リングとを備える集積回路を提供する。前記保護リングは、前記トランジスタアレイの外周（ｐｅｒｉｐｈｅｒｙ）に形成されている。前記保護リングは複数のリング領域を含み、各前記リング領域はドープ領域を有し、前記リング領域の内側の前記ドープ領域の面積は、前記リング領域の外側の前記ドープ領域の面積よりも大きい。
【０００７】
本発明の実施形態において、前記複数のリング領域の最内周のリング領域の前記ドープ領域の面積は、前記最内周のリング領域の総面積である。
【０００８】
本発明の実施形態において、前記トランジスタアレイの辺長と前記リング領域の全幅の比率は１０未満である。
【０００９】
本発明の実施形態において、前記辺長と前記全幅の比率は５：３である。
【００１０】
本発明の実施形態において、前記複数のリング領域は内側部分と外側部分に分けられ、前記内側部分の幅は１００マイクロメートル（μｍ）より大きい。
（【００１１】以降は省略されています）

関連特許