特許ウォッチ

公開番号2025097946
公報種別公開特許公報(A)
公開日2025-07-01
出願番号2024219699
出願日2024-12-16
発明の名称パワー半導体素子及びこれを含む電力変換装置
出願人エルエックスセミコンカンパニー, リミティド
代理人弁理士法人鷲田国際特許事務所
主分類H10D 30/66 20250101AFI20250624BHJP()
要約【課題】チャネルの厚さまたは幅を制御する技術的効果を有するパワー半導体素子及びこれを含む電力変換装置を提供する。
【解決手段】パワー半導体素子は、基板110と、基板上に配置された第1導電型エピ層115と、第1導電型エピ層上に配置されるJFET領域137と、JFET領域に互いに離隔して配置される複数の第2導電型第2ウェル135と、第2導電型第2ウェル上に配置される第1導電型ソース領域140と、第1導電型ソース領域上に配置されるゲート絶縁層150と、ゲート絶縁層上に配置されるゲート155と、ゲート絶縁層の下に配置される第2導電型第1ウェル130と、を含む。
【選択図】図3
特許請求の範囲【請求項１】
基板と、
前記基板上に配置された第１導電型エピ層と、
前記第１導電型エピ層上に配置されるＪＦＥＴ（ｊｕｎｃｔｉｏｎｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）領域と、
前記ＪＦＥＴ領域に互いに離隔して配置される複数の第２導電型第２ウェルと、
前記第２導電型第２ウェル上に配置される第１導電型ソース領域と、
前記第１導電型ソース領域上に配置されるゲート絶縁層と、
前記ゲート絶縁層上に配置されるゲートと、
前記ゲート絶縁層の下に配置される第２導電型第１ウェルと、を含み、
前記第２導電型第１ウェルと前記第２導電型第２ウェルの間には、前記ＪＦＥＴ領域が位置する、パワー半導体素子。
続きを表示（約 1,000 文字）【請求項２】
前記第２導電型第１ウェルは、前記第２導電型第２ウェルと離隔して配置される、請求項１に記載のパワー半導体素子。
【請求項３】
前記ゲート絶縁層の水平幅は、前記第２導電型第１ウェルの水平幅より大きい、請求項１に記載のパワー半導体素子。
【請求項４】
前記第１導電型ソース領域は、前記ＪＦＥＴ領域と接し、
前記第２導電型第１ウェルの上面は、前記ゲート絶縁層と接し、側面は、前記第１導電型ソース領域と接する、請求項１に記載のパワー半導体素子。
【請求項５】
前記第２導電型第１ウェルの厚さは、前記第１導電型ソース領域の厚さより薄い、請求項１に記載のパワー半導体素子。
【請求項６】
前記第２導電型第１ウェルと前記第２導電型第２ウェルの間の垂直距離は、前記第２導電型第１ウェルの厚さより大きい、請求項１に記載のパワー半導体素子。
【請求項７】
前記第２導電型第２ウェル上に配置される第２導電型コンタクト領域をさらに含み、
前記第２導電型コンタクト領域は、前記第２導電型第２ウェル及び前記第１導電型ソース領域に接する、請求項１に記載のパワー半導体素子。
【請求項８】
基板と、
前記基板上に配置された第１導電型エピ層と、
前記第１導電型エピ層上に配置される電流拡散層領域と、
前記電流拡散層領域に互いに離隔して配置される複数の第２導電型第２ウェルと、
前記第２導電型第２ウェル上に配置される第１導電型ソース領域と、
前記複数の第２導電型第２ウェルの間に配置されるトレンチ形態のゲートと、
前記ゲートを取り囲むゲート絶縁層と、を含み、
前記ゲート絶縁層の側面に配置される第２導電型第１ウェルを含み、
前記第２導電型第１ウェルと前記第２導電型第２ウェルの間に、前記電流拡散層領域が位置する、パワー半導体素子。
【請求項９】
前記第２導電型第１ウェルは、前記第２導電型第２ウェルと離隔し、
前記ゲート絶縁層の側面は、前記第１導電型ソース領域及び前記第２導電型第１ウェルと接する、請求項８に記載のパワー半導体素子。
【請求項１０】
請求項１から９のいずれか一項に記載のパワー半導体素子を含む、電力変換装置。

発明の詳細な説明【技術分野】
【０００１】
実施例は、パワー半導体素子及びこれを含む電力変換装置に関するものである。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
パワー半導体（ＰｏｗｅｒＳｅｍｉｃｏｎｄｕｃｔｏｒ）は、電力電子システムの効率、速度、耐久性及び信頼性を決定する核心要素の１つである。
【０００３】
最近、電力電子産業の発展に伴い既存に使用されたシリコン（Ｓｉｌｉｃｏｎ：Ｓｉ）パワー半導体が物理的限界に到達しており、これを代替するための炭化ケイ素（ＳｉｌｉｃｏｎＣａｒｂｉｄｅ：ＳｉＣ）及び窒化ガリウム（ＧａｌｉｕｍＮｉｔｒｉｄｅ：ＧａＮ）等のＷＢＧ（ＷｉｄｅＢａｎｄｇａｐ）パワー半導体に対する研究が活発に行われている。
【０００４】
ＷＢＧパワー半導体素子は、Ｓｉパワー半導体素子に比べて約３倍のバンドギャップエネルギーを有し、これにより低い真性キャリア濃度、高い絶縁破壊電界（約４～２０倍）、高い熱伝導性（約３～１３倍）及び大きい電子飽和速度（約２～２．５倍）の特性を有する。
【０００５】
このような特性により高温、高電圧環境で動作が可能であり、高いスイッチング速度と低いスイッチング損失を有する。このうちＧａＮ（ＧａｌｉｕｍＮｉｔｒｉｄｅ）パワー半導体素子は低電圧システムに用いることができ、ＳｉＣ（ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）パワー半導体素子は高電圧システムに適合している。
【０００６】
従来技術のＳｉＣＭＯＳＦＥＴは構造によって、トレンチ型構造（ｔｒｅｎｃｈｓｔｒｕｃｔｕｒｅ）のＭＯＳＦＥＴ、縦型二重注入構造（ｖｅｒｔｉｃａｌｄｏｕｂｌｙｉｍｐｌａｎｔｅｄｓｔｒｕｃｔｕｒｅ）のＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）または横型拡散構造（ｌａｔｅｒａｌｄｉｆｆｕｓｅｄｓｔｒｕｃｔｕｒｅ）のＭＯＳＦＥＴ等に分類することができる。ＤＩＭＯＳＦＥＴは、ＰｌａｎａｒＭＯＳＦＥＴまたはＶＤＭＯＳＦＥＴと呼ばれることもある。
【０００７】
一方、ＭＯＳＦＥＴではチャネルの厚さ、ドーピング濃度等を制御することが難しく、これによりチャネルでリーク電流が発生する問題点がある。これは素子の電気的性能の低下及び信頼性低下の問題に繋がる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
実施例の技術的課題の１つは、ＳｉＣＭＯＳＦＥＴでチャネルの厚さまたは幅を制御することである。
【０００９】
また、実施例の技術的課題の１つは、ＳｉＣＭＯＳＦＥＴでチャネルのリーク電流を防止することである。
【００１０】
また、実施例の技術的課題の１つは、ＳｉＣＭＯＳＦＥＴの電気的性能を向上させることである。
（【００１１】以降は省略されています）

関連特許