特許ウォッチ

公開番号2025091771
公報種別公開特許公報(A)
公開日2025-06-19
出願番号2023207224
出願日2023-12-07
発明の名称薄膜トランジスタの製造方法
出願人日新電機株式会社
代理人個人,個人,個人,個人,個人,個人
主分類H10D 30/67 20250101AFI20250612BHJP()
要約【課題】ポストアニール後の閾値電圧のマイナスシフトを抑制するトップゲート型の薄膜トランジスタの製造方法を提供する。
【解決手段】トップゲート型の薄膜トランジスタ1の製造方法であって、基板2上に成膜した酸化物半導体膜により構成される半導体層3をフォトリソグラフィによりパターニングするパターニング工程と、パターニング後の酸化物半導体膜をアニール処理する第1プレアニール工程と、アニール後の酸化物半導体膜(ゲート絶縁層4)の表面をプラズマ処理する前処理工程と、プラズマ処理後の酸化物半導体膜の上にゲート絶縁膜4を成膜するゲート絶縁膜成膜工程と、を含む。
【選択図】図1
特許請求の範囲【請求項１】
トップゲート型の薄膜トランジスタの製造方法であって、
基板上に成膜した酸化物半導体膜をフォトリソグラフィによりパターニングするパターニング工程と、
前記パターニング後の前記酸化物半導体膜をアニール処理する第１プレアニール工程と、
前記アニール後の前記酸化物半導体膜の表面をプラズマ処理する前処理工程と、
前記プラズマ処理後の酸化物半導体膜の上にゲート絶縁膜を成膜するゲート絶縁膜成膜工程と、を含む薄膜トランジスタの製造方法。
続きを表示（約 770 文字）【請求項２】
前記前処理工程が、Ｏ
２
ガス、Ｎ
２
ガス又はこれらの混合ガスをプロセスガスとして発生させたプラズマを用いてプラズマ処理を行う請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記ゲート絶縁膜成膜工程が、プラズマＣＶＤ法により前記ゲート絶縁膜を成膜する請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ゲート絶縁膜成膜工程が、プラズマＣＶＤ法により前記ゲート絶縁膜を成膜した後、Ｏ
２
雰囲気下で前記酸化物半導体膜をアニール処理する第２プレアニール工程を含む請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記ゲート絶縁膜成膜工程が、アンテナに高周波電力を印加して生じたプラズマを用いて前記ゲート絶縁膜を成膜するものであり、
前記アンテナに所定の大きさの第１高周波電力を印加して前記ゲート絶縁膜を成膜する第１成膜工程と、
前記第１成膜工程の後、前記第１高周波電力よりも大きい第２高周波電力を前記アンテナに印加して前記ゲート絶縁膜を成膜する第２成膜工程とを含む請求項３に記載の薄膜トランジスタの製造方法。
【請求項６】
前記第２成膜工程により成膜する前記ゲート絶縁膜の厚みが、前記第１成膜工程により成膜する前記ゲート絶縁膜の厚みよりも大きい請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記第１成膜工程により成膜する前記ゲート絶縁膜の厚みが１０ｎｍ以下である請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記前処理工程においてプラズマ処理を５秒以上行う請求項１に記載の薄膜トランジスタの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関するものである。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）の酸化物半導体を半導体層（チャネル層）に用いた薄膜トランジスタの開発が活発に行われている。例えば特許文献１には、チャネル層とゲート絶縁層とゲート電極とが基板側から順に積層されるトップゲート型の薄膜トランジスタの製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１９５６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで上記したトップゲート型の薄膜トランジスタの製造方法において、電界効果移動度を向上する目的で製造工程の最終段階でポストアニール処理を行うことがあるが、このポストアニール処理により得られる薄膜トランジスタのゲート閾値電圧Ｖｔｈがマイナスシフトしてしまうという問題がある。
【０００５】
本発明はこのような問題に鑑みてなされたものであり、ポストアニール後の閾値電圧のマイナスシフトを抑制できるトップゲート型の薄膜トランジスタの製造方法を提供することを主たる課題とするものである。
【課題を解決するための手段】
【０００６】
すなわち本発明の薄膜トランジスタの製造方法は、トップゲート型の薄膜トランジスタの製造方法であって、基板上に成膜した酸化物半導体膜をフォトリソグラフィによりパターニングするパターニング工程と、前記パターニング後の前記酸化物半導体膜をアニール処理する第１プレアニール工程と、前記アニール後の前記酸化物半導体膜の表面をプラズマ処理する前処理工程と、前記プラズマ処理後の酸化物半導体膜の上にゲート絶縁膜を成膜するゲート絶縁膜成膜工程と、を含むことを特徴とする。
【０００７】
このような製造方法であれば、ゲート絶縁膜を成膜する前にフォトリソグラフィプロセス後の酸化物半導体膜をアニール処理するとともに、その表面をさらにプラズマ処理することで、酸化物半導体膜の表面に残るフォトレジストに含まれるカーボン系の不純物（ＣＯ）を除去することができ、これによりポストアニール後の閾値電圧のマイナスシフトを抑制し、安定した閾値電圧（Ｖｔｈ）を得ることができる。
【０００８】
前記前処理工程の具体的態様としては、Ｏ
２
ガス、Ｎ
２
ガス又はこれらの混合ガスをプロセスガスとして発生させたプラズマを用いてプラズマ処理を行う方法が挙げられる。
【０００９】
前記ゲート絶縁膜成膜工程が、プラズマＣＶＤ法により前記ゲート絶縁膜を成膜するのが好ましい。
このようにすれば、プラズマ処理装置を用いてプラズマを発生させてプラズマ処理を行った後、発生させたプラズマを消灯させることなく、供給するプロセスガス種を変えることでそのままゲート絶縁膜を成膜することができるので、処理時間を短縮することができる。
【００１０】
前記ゲート絶縁膜成膜工程が、プラズマＣＶＤ法により前記ゲート絶縁膜を成膜した後、Ｏ
２
雰囲気下で前記酸化物半導体膜をアニール処理する第２プレアニール工程を含むのが好ましい。
このようにすれば、プラズマ処理やプラズマＣＶＤ法による成膜を行うことで生じる酸化物半導体膜の欠陥をアニール処理により回復させ、ＴＦＴ動作に必要な酸化物半導体膜の抵抗を得やすくできる。
（【００１１】以降は省略されています）

関連特許