特許ウォッチ

公開番号2024150244
公報種別公開特許公報(A)
公開日2024-10-23
出願番号2023063564
出願日2023-04-10
発明の名称自己バイアスカスコード回路
出願人三菱電機株式会社
代理人弁理士法人深見特許事務所
主分類G05F 3/26 20060101AFI20241016BHJP(制御;調整)
要約【課題】電流精度の低下を抑制することが可能な自己バイアスカスコード回路を提供する。
【解決手段】自己バイアスカスコード回路は、第1電圧と接続された電流源と、電流源と接続された可変抵抗部と、可変抵抗部と第2電圧との間に設けられ、流れる電流を電圧に変換するトランジスタとを含むバイアス部と、バイアス部で変換された電圧から出力電流を得るミラー部と、トランジスタの動作点を飽和領域に維持するために可変抵抗部の両端電圧の増減を抑制するように可変抵抗部を制御する制御部とを備える。
【選択図】図1
特許請求の範囲【請求項１】
第１電圧と接続された電流源と、前記電流源と接続された可変抵抗部と、前記可変抵抗部と第２電圧との間に設けられ、流れる電流を電圧に変換するトランジスタとを含むバイアス部と、
前記バイアス部で変換された電圧から出力電流を得るミラー部と、
前記トランジスタの動作点を飽和領域に維持するために前記可変抵抗部の両端電圧の増減を抑制するように前記可変抵抗部を制御する制御部とを備える、自己バイアスカスコード回路。
続きを表示（約 870 文字）【請求項２】
前記電流源は、電流量を調整可能な可変電流源であり、
前記制御部は、前記可変電流源の電流量の調整に従って変動する前記可変抵抗部の両端電圧の増減を抑制するように前記可変抵抗部を制御する、請求項１に記載の自己バイアスカスコード回路。
【請求項３】
前記バイアス部は、前記可変抵抗部と前記第２電圧との間に直列に接続された第１および第２トランジスタを含み、
前記ミラー部は、
出力端子と、
前記出力端子と前記第２電圧との間に直列に接続された第３および第４トランジスタとを含み、
前記可変電流源と前記可変抵抗部との間の第１ノードは、前記第１および前記第３トランジスタのゲートと接続され、
前記可変抵抗部と前記第１トランジスタとの間の第２ノードは、前記第２および前記第４トランジスタのゲートと接続される、請求項１に記載の自己バイアスカスコード回路。
【請求項４】
前記制御部は、
第１の制御信号に従って、前記可変電流源に流れる電流量を調整し、
前記第１の制御信号に従う前記可変電流源に流れる電流量の調整に基づいて、前記可変抵抗部の両端電圧の増減を抑制するように第２の制御信号に従って、前記可変抵抗部のインピーダンスを変動させる、請求項１に記載の自己バイアスカスコード回路。
【請求項５】
前記可変電流源は、電流制御型Ｄ／Ａ変換器である、請求項１に記載の自己バイアスカスコード回路。
【請求項６】
前記可変抵抗部は、少なくとも一つの抵抗素子またはトランジスタを含む、請求項１に記載の自己バイアスカスコード回路。
【請求項７】
前記第１～第４トランジスタの各々は、Ｎチャネル型のＭＯＳトランジスタを含む、請求項３に記載の自己バイアスカスコード回路。
【請求項８】
前記第１～第４トランジスタの各々は、Ｐチャネル型のＭＯＳトランジスタを含む、請求項３に記載の自己バイアスカスコード回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、自己バイアスカスコード回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
近年、スマートフォンやＩｏＴ（ＩｎｔｅｒｎｅｔｏｆＴｈｉｎｇｓ）の普及に伴い、低消費電力なアナログ回路の技術ニーズが高まってきている。こうした回路では、電源電圧の低減や、余分な電流パスの削減といったアプローチをとることで、低消費電力化が図られている。
【０００３】
アナログ回路において、最も頻繁に使われる要素回路の一つに、カレントミラーがある。カレントミラーでは電流精度を向上させるため、一般的にカスコードが使われるが、そのためには十分な電源電圧が必要となる。
【０００４】
通常広く用いられている低電圧カスコード回路では、第１及び第２のバイアス部と、第１のミラー部から構成されており、電流源のＭＯＳトランジスタとカスコードのＭＯＳトランジスタが飽和動作する最小の出力電圧で駆動させることができるため、低電圧カスコード回路と呼ばれる。しかしながら、バイアス部を２つ持つことから、参照電流が２つ必要になり、消費電流が増大するという課題がある。
【０００５】
特開平８－８８５２１号公報（特許文献１）では、バイアス部の増加による消費電流の増大という課題に対して、低電圧カスコード回路の代わりに、第１のバイアス部に抵抗を用いて自己バイアスされた構成にすることで、ミラー部の出力電圧は低電圧カスコード回路と同等に維持しつつ、バイアス部を１つ減らすことで、バイアス部の参照電流を半分に削減した構成となっている。
【先行技術文献】
【特許文献】
【０００６】
特開平８－８８５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の回路構成では、参照電流の増減により、バイアス部に備えた抵抗の両端電圧が増減するため、バイアス部のＭＯＳトランジスタの動作点が非飽和領域になり、電流精度が下がるおそれがある。
【０００８】
本開示は、このような問題点を解決するためになされたものであって、電流精度の低下を抑制することが可能な自己バイアスカスコード回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
ある開示に従う自己バイアスカスコード回路は、第１電圧と接続された電流源と、電流源と接続された可変抵抗部と、可変抵抗部と第２電圧との間に設けられ、流れる電流を電圧に変換するトランジスタとを含むバイアス部と、バイアス部で変換された電圧から出力電流を得るミラー部と、トランジスタの動作点を飽和領域に維持するために可変抵抗部の両端電圧の増減を抑制するように可変抵抗部を制御する制御部とを備える。
【発明の効果】
【００１０】
本開示の自己バイアスカスコード回路は、トランジスタの動作点を飽和領域に維持するために可変抵抗部の両端電圧の増減を抑制するように可変抵抗部を制御する制御部が設けられるため電流精度の低下を抑制することが可能である。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許