特許ウォッチ

公開番号2024091772
公報種別公開特許公報(A)
公開日2024-07-05
出願番号2024066227,2019208262
出願日2024-04-16,2019-11-18
発明の名称炭化珪素半導体装置および炭化珪素半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 29/78 20060101AFI20240628BHJP(基本的電気素子)
要約【課題】チャネル移動度の低下を防止することができるとともに、ゲート絶縁膜の信頼性の低下を防止することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。
【解決手段】トレンチコーナー部を丸めるための熱処理後、ゲート絶縁膜の堆積前に、当該熱処理時またはその後の犠牲酸化でトレンチ内壁に生じた析出層をエッチングして除去する。このエッチングは、炭素および酸素を含まないエッチングガスのプラズマを用いた低ダメージエッチングとする。この低ダメージエッチングにより、トレンチ側壁で酸化やCF系ポリマーの再付着が生じない。また、この低ダメージエッチングにより、トレンチエッチング時にトレンチ側壁に生じた半導体面の突起の高さが3nm以下となり、トレンチ側壁が平坦面となるため、トレンチ側壁でのラフネス散乱を小さくすることができる。ゲート絶縁膜は、トレンチの側壁の半導体面の突起を覆う。
【選択図】図2
特許請求の範囲【請求項１】
炭化珪素からなる半導体基板と、
前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基板の第１主面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基板の第１主面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達するトレンチと、
前記トレンチの内壁に沿って設けられたゲート絶縁膜と、
前記トレンチの内部において前記ゲート絶縁膜の上に設けられたゲート電極と、
前記第３半導体領域および前記第２半導体領域に電気的に接続された第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
を備え、
前記トレンチの側壁において異なる導電型の領域の界面で半導体面の突起の高さが３ｎｍ以下であり、
前記ゲート絶縁膜は、堆積酸化膜であり、前記トレンチの内壁で前記半導体面に接し、前記トレンチの側壁の前記半導体面の突起を覆うことを特徴とする炭化珪素半導体装置。
続きを表示（約 1,400 文字）【請求項２】
炭化珪素からなる第１導電型の出発基板の上に、前記出発基板よりも不純物濃度の低い第１導電型の第１半導体領域となる第１導電型炭化珪素層を形成する第１工程と、
前記第１導電型炭化珪素層の上に、第２導電型の第２半導体領域となる第２導電型炭化珪素層を形成する第２工程と、
前記第２導電型炭化珪素層の表面領域に、第１導電型の第３半導体領域を選択的に形成する第３工程と、
第１エッチングにより、前記第３半導体領域および前記第２導電型炭化珪素層を貫通して前記第１導電型炭化珪素層に達するトレンチを形成する第４工程と、
熱処理により前記トレンチのコーナー部を丸める第５工程と、
前記第５工程の後、プラズマ雰囲気において前記トレンチの内壁を第２エッチングする第６工程と、
前記第６工程の後、前記トレンチの内壁に沿ってゲート絶縁膜を堆積する第７工程と、
前記トレンチの内部において前記ゲート絶縁膜の上にゲート電極を形成する第８工程と、
を含み、
前記第６工程では、
前記第２エッチングにおいて、炭素を含む付着物を前記トレンチの内壁に付着させる第１元素と、前記トレンチの内壁を酸化させる第２元素と、を含まないエッチングガスを用い、
前記第２エッチングによって、前記第６工程の前までに前記トレンチの内壁上に生じた析出層を除去して前記トレンチの内壁に半導体面を露出させるとともに、前記半導体面を後退させて平坦面に近づけ、
前記第７工程では、前記トレンチの内壁の前記半導体面に前記ゲート絶縁膜として堆積酸化膜を堆積することを特徴とする炭化珪素半導体装置の製造方法。
【請求項３】
前記第１元素は炭素であることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記第２元素は酸素であることを特徴とする請求項２または３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第２エッチングのエッチングガスは、三フッ化窒素ガスであることを特徴とする請求項２～４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第２エッチングのエッチングガスは、三フッ化塩素ガスであることを特徴とする請求項２～４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第２エッチングは、ケミカルドライエッチングであることを特徴とする請求項２～６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記第２エッチングのエッチング量は、前記トレンチの側壁から前記トレンチの側壁と直交する方向に１００ｎｍ以下の厚さであることを特徴とする請求項２～７のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記第６工程では、前記第４工程の前記第１エッチングにおいて、前記トレンチの側壁における、前記第１導電型炭化珪素層と前記第２導電型炭化珪素層との境界、および、前記第２導電型炭化珪素層と前記第３半導体領域との境界と、各境界の間の表面と、のエッチングレートが異なることにより、前記各境界にそれぞれ生じた突起の高さを前記第２エッチングにより低くして３ｎｍ以下にすることを特徴とする請求項２～８のいずれか一つに記載の炭化珪素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
従来、炭化珪素（ＳｉＣ）を半導体材料として用いたトレンチゲート構造の縦型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）では、トレンチの形成時か、またはトレンチの形成後でゲート絶縁膜の形成前までに行う諸処理によって、トレンチの内壁にダメージ層、余剰カーボン（Ｃ）析出層およびドーパントの析出層などが生じることが知られている。
【０００３】
例えば、炭化珪素からなる半導体基板には、高密度プラズマによる異方性エッチングによりトレンチを形成するが、プラズマから生成されたイオンやラジカルの衝突により、トレンチの内壁にダメージ層が形成される。トレンチの内壁のダメージ層を除去するためにトレンチの内壁を犠牲酸化する場合、トレンチの内壁を犠牲酸化して酸化シリコン（ＳｉＯ
2
）膜が形成されることで、トレンチの内壁の表面領域（炭化珪素部）から余剰カーボンが脱離してトレンチの内壁に析出され、余剰カーボン析出層が形成される。
【０００４】
トレンチのコーナー部（角部）を丸めるための高温度アニール（熱処理）を行う場合、トレンチの内壁表面にドーパントが再析出されて高不純物濃度のドーパントの析出層が形成される。これらトレンチの内壁のダメージ層、余剰カーボン析出層およびドーパントの析出層は、トレンチの内壁を四フッ化炭素（ＣＦ
4
）および酸素（Ｏ
2
）を含むガスを用いたケミカルドライエッチング（ＣＤＥ：ＣｈｅｍｉｃａｌＤｒｙＥｔｃｈｉｎｇ）またはプラズマエッチング（ＰＥ：ＰｌａｓｍａＥｔｃｈｉｎｇ）することで除去される。
【０００５】
従来の炭化珪素半導体装置の製造方法について、ＭＯＳＦＥＴを例に説明する。図７は、従来の炭化珪素半導体装置の製造方法の概要を示すフローチャートである。従来の炭化珪素半導体装置のＭＯＳゲートを形成するにあたって、まず、フォトリソグラフィおよびエッチング（以下、トレンチエッチングとする）により、半導体基板のおもて面から所定深さに達するトレンチを形成する（ステップＳ１０１）。このトレンチエッチングは、例えば、高密度プラズマによる異方性エッチングである。
【０００６】
半導体基板は、炭化珪素を半導体材料として用いたｎ
+
型出発基板のおもて面上に、ｎ
-
型ドリフト領域およびｐ型ベース領域となる各エピタキシャル層が順に積層されてなる。半導体基板の、ｐ型ベース領域となるｐ型エピタキシャル層側の主面をおもて面とし、ｎ
+
型出発基板側の主面を裏面とする。ステップＳ１０１の処理において、トレンチは、半導体基板のおもて面から、ｐ型エピタキシャル層内に形成されたｎ
+
型ソース領域およびｐ型ベース領域を貫通してｎ
-
型ドリフト領域に達する。
【０００７】
トレンチの内壁には、トレンチエッチングによるダメージ層が形成される。また、トレンチエッチングにおいて、ｎ
-
型ドリフト領域とｐ型ベース領域との第１境界付近、および、ｐ型ベース領域とｎ
+
型ソース領域との第２境界付近のエッチングレートは、エピタキシャル層の第１，第２境界間の部分のエッチングレートよりも遅い。エピタキシャル層のエッチングレートの遅い部分はトレンチの側壁上に突起として残る。このため、トレンチ７の側壁において突起による段差が形成される。
【０００８】
次に、プラズマエッチングまたは高温度（例えば１５００℃以上）アニールにより、トレンチのコーナー部を丸める（ステップＳ１０２）。ステップＳ１０２の処理により、トレンチの内壁のエッチングと、トレンチの内壁の珪素（Ｓｉ）および炭素（Ｃ）の表面拡散と、が同時に起こり、トレンチのコーナー部が丸まる。また、ステップＳ１０２の処理を高温度アニールで行う場合、上述したようにトレンチの内壁に高不純物濃度のドーパントの析出層が形成される。
【０００９】
次に、トレンチの内壁を犠牲酸化して犠牲酸化膜を形成し（ステップＳ１０３）、当該犠牲酸化膜を除去することで、トレンチの内壁に生じたダメージ層やドーパントの析出層を除去する。ステップＳ１０３の犠牲酸化により、上述したようにトレンチの内壁に余剰カーボン析出層が形成される。ステップＳ１０３の処理は省略可能である。次に、ＣＦ
4
およびＯ
2
を含むガスを用いて、トレンチの内壁をケミカルドライエッチングまたはプラズマエッチングする（ステップＳ１０４）。
【００１０】
ステップＳ１０４の処理により、トレンチの内壁の余剰カーボン析出層が除去される。ステップＳ１０３の処理を省略した場合、ステップＳ１０４の処理により、トレンチの内壁のダメージ層およびドーパントの析出層が除去される。次に、トレンチの内壁に沿ってゲート絶縁膜を堆積した後（ステップＳ１０５）、トレンチの内部にゲート電極を形成する（ステップＳ１０６）。そして、図示省略するＭＯＳゲート以外の各部を一般的な方法により所定のタイミングで形成することで、従来の炭化珪素半導体装置が完成する。
（【００１１】以降は省略されています）

関連特許