TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024079164
公報種別公開特許公報(A)
公開日2024-06-11
出願番号2022191933
出願日2022-11-30
発明の名称半導体装置および半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 21/768 20060101AFI20240604BHJP(基本的電気素子)
要約【課題】コンタクトプラグの埋込不良を防止することができる半導体装置および半導体装置の製造方法を提供すること。
【解決手段】深さ方向に層間絶縁膜3を貫通するコンタクトホール3aの底部は、コンタクトホール3aの形成時のオーバーエッチングにより半導体基板1のおもて面1bに形成された凹部1aで構成される。コンタクトホール3aの内部に、チタン膜4および窒化チタン膜5を順に積層してなるバリアメタルを介してタングステン膜7が埋め込まれている。熱処理によってチタン膜4をシリサイド化してチタンシリサイド膜6を形成する際にコンタクトホール3aの底部上の部分で窒化チタン膜5が沈下するが、当該窒化チタン膜5の沈下後においても、窒化チタン膜5のコンタクトホール3aの底部上における上面5aは、半導体基板1のおもて面1aよりも上方に所定高さt1だけ高い位置にある。
【選択図】図2
特許請求の範囲【請求項1】
半導体基板の第1主面側に設けられた所定の素子構造と、
前記半導体基板の第1主面上に設けられ、前記素子構造を覆う層間絶縁膜と、
深さ方向に前記層間絶縁膜を貫通して前記半導体基板の第1主面に達し、前記半導体基板の第1主面に形成された凹部で底部が構成されて前記素子構造の一部を露出するコンタクトホールと、
前記コンタクトホールの内壁に沿って設けられた、チタン膜および窒化チタン膜を順に積層してなるバリアメタルと、
前記半導体基板の前記凹部の内壁に沿って設けられたチタンシリサイド膜と、
前記コンタクトホールの内部において前記バリアメタルの上に設けられ、前記コンタクトホールに埋め込まれたタングステン膜と、
前記層間絶縁膜および前記タングステン膜の上に設けられた、アルミニウムを含む金属電極と、
を備え、
前記コンタクトホールの底部上における前記窒化チタン膜の上面の高さ位置は、前記半導体基板の第1主面よりも前記金属電極側に位置することを特徴とする半導体装置。
続きを表示(約 1,300 文字)【請求項2】
前記半導体基板の第1主面から前記金属電極側に前記コンタクトホールの底部上における前記窒化チタン膜の上面までの高さは10nm以上であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記コンタクトホールの底部コーナーにおいて前記窒化チタン膜の上面に凹みを有することを特徴とする請求項1に記載の半導体装置。
【請求項4】
半導体基板の第1主面側に所定の素子構造を形成する第1工程と、
前記半導体基板の第1主面上に、前記素子構造を覆う層間絶縁膜を形成する第2工程と、
深さ方向に前記層間絶縁膜を貫通して前記半導体基板の第1主面に凹部を形成し、前記層間絶縁膜の上面から前記半導体基板に達して前記凹部で底部が構成され前記素子構造の一部を露出するコンタクトホールを形成する第3工程と、
前記コンタクトホールの内壁に沿って、バリアメタルとして、チタン膜および窒化チタン膜を順に形成する第4工程と、
熱処理により前記チタン膜と前記半導体基板とを反応させて、前記凹部の内壁に沿ってチタンシリサイド膜を形成する第5工程と、
化学気相成長法により、前記コンタクトホールの内部において前記バリアメタルの上にタングステン膜を堆積して、前記コンタクトホールを前記タングステン膜で埋める第6工程と、
前記層間絶縁膜および前記タングステン膜の上に、アルミニウムを含む金属電極を形成する第7工程と、
を含み、
前記第5工程では、前記熱処理によって前記コンタクトホールの底部上の部分で前記チタン膜の体積が減少して、前記コンタクトホールの底部上の部分で前記窒化チタン膜が沈下し、
前記熱処理による前記窒化チタン膜の沈下後においても、前記窒化チタン膜の前記コンタクトホールの底部上における上面の高さ位置を前記半導体基板の第1主面よりも上方に高い位置で維持することを特徴とする半導体装置の製造方法。
【請求項5】
前記第4工程では、前記窒化チタン膜の前記バリアメタルとしての所定厚さに、前記熱処理によって前記窒化チタン膜が沈下し深さ方向へ移動する距離を加算した厚さで、前記窒化チタン膜を堆積することを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項6】
前記第5工程の後、前記半導体基板の第1主面から上方に前記コンタクトホールの底部上における前記窒化チタン膜の上面までの高さが10nm以上であることを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記第3工程では、前記凹部の深さを、前記第4工程で前記コンタクトホールの底部上に堆積される前記窒化チタン膜の厚さ未満にすることを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項8】
前記第3工程では、前記凹部の深さを、前記第4工程で前記コンタクトホールの底部上に堆積される前記窒化チタン膜と、前記第5工程で前記半導体基板と反応せずに前記コンタクトホールの底部上に残る前記チタン膜の厚さと、の総厚さ未満にすることを特徴とする請求項4に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【0001】
この発明は、半導体装置および半導体装置の製造方法に関する。
続きを表示(約 1,800 文字)【背景技術】
【0002】
従来、層間絶縁膜のコンタクトホールにコンタクトプラグ(半導体基板の所定電位を外部へ引き出すための引出電極部)を形成する方法として、スパッタリングまたは化学気相成長(CVD:Chemical Vapor Deposition)法によりバリアメタルとしてチタン(Ti)膜および窒化チタン(TiN)膜をこの順に積層し、CVD法によりコンタクトホールの内部において窒化チタン膜上にタングステン(W)膜を埋め込む方法が公知である(例えば、下記特許文献1,2参照。)。
【先行技術文献】
【特許文献】
【0003】
特開2001-223218号公報
特開2021-034400号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記特許文献1では、コンタクトホールの形成時に、半導体基板のおもて面に、コンタクトホールの底部を構成する所定深さの凹部が形成される。その後、チタン膜をシリサイド化した際に窒化チタン膜が下方へ移動(沈下)し、半導体基板と層間絶縁膜との界面の高さ位置でバリアメタルに亀裂が入って段切れ(分断)が発生する。上記特許文献2には、バリアメタルの段切れを防止する方法について言及されていない。
【0005】
この発明は、上述した従来技術による課題を解消するため、コンタクトプラグの埋込不良を防止することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体基板の第1主面側に、所定の素子構造が設けられている。前記半導体基板の第1主面上に、前記素子構造を覆う層間絶縁膜が設けられている。コンタクトホールは、深さ方向に前記層間絶縁膜を貫通して前記半導体基板の第1主面に達する。前記コンタクトホールは、前記半導体基板の第1主面に形成された凹部で底部が構成されて前記素子構造の一部を露出する。前記コンタクトホールの内壁に沿って、バリアメタルが設けられている。
【0007】
前記バリアメタルは、チタン膜および窒化チタン膜を順に積層してなる。前記半導体基板の前記凹部の内壁に沿って、チタンシリサイド膜が設けられている。タングステン膜は、前記コンタクトホールの内部において前記バリアメタルの上に設けられ、前記コンタクトホールに埋め込まれている。前記層間絶縁膜および前記タングステン膜の上に、アルミニウムを含む金属電極が設けられている。前記コンタクトホールの底部上における前記窒化チタン膜の上面の高さ位置は、前記半導体基板の第1主面よりも前記金属電極側に位置する。
【0008】
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の第1主面から前記金属電極側に前記コンタクトホールの底部上における前記窒化チタン膜の上面までの高さは10nm以上であることを特徴とする。
【0009】
また、この発明にかかる半導体装置は、上述した発明において、前記コンタクトホールの底部コーナーにおいて前記窒化チタン膜の上面に凹みを有することを特徴とする。
【0010】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板の第1主面側に所定の素子構造を形成する第1工程を行う。前記半導体基板の第1主面上に、前記素子構造を覆う層間絶縁膜を形成する第2工程を行う。深さ方向に前記層間絶縁膜を貫通して前記半導体基板の第1主面に凹部を形成し、前記層間絶縁膜の上面から前記半導体基板に達して前記凹部で底部が構成され前記素子構造の一部を露出するコンタクトホールを形成する第3工程を行う。前記コンタクトホールの内壁に沿って、バリアメタルとして、チタン膜および窒化チタン膜を順に形成する第4工程を行う。熱処理により前記チタン膜と前記半導体基板とを反応させて、前記凹部の内壁に沿ってチタンシリサイド膜を形成する第5工程を行う。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
半導体装置
今日
富士電機株式会社
半導体装置
8日前
富士電機株式会社
半導体装置
24日前
富士電機株式会社
エンコーダ
14日前
富士電機株式会社
半導体装置
24日前
富士電機株式会社
半導体装置
24日前
富士電機株式会社
半導体装置
9日前
富士電機株式会社
半導体装置
28日前
富士電機株式会社
自動販売機
1か月前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
冷却システム
21日前
富士電機株式会社
発電システム
1日前
富士電機株式会社
商品収納装置
22日前
富士電機株式会社
水質分析装置
16日前
富士電機株式会社
壁体の補強構造
16日前
富士電機株式会社
省エネ制御装置
1か月前
富士電機株式会社
電力変換システム
28日前
富士電機株式会社
開閉装置用操作器
21日前
富士電機株式会社
ガス絶縁開閉装置
17日前
富士電機株式会社
半導体モジュール
8日前
富士電機株式会社
炭化珪素半導体装置
8日前
富士電機株式会社
炭化珪素半導体装置
28日前
富士電機株式会社
冷凍機および熱交換器
24日前
富士電機株式会社
集積回路、及び電源回路
1か月前
富士電機株式会社
ヒートポンプ式蒸気生成装置
28日前
富士電機株式会社
ヒートポンプ式蒸気生成装置
28日前
富士電機株式会社
ヒートポンプ式蒸気生成装置
1か月前
富士電機株式会社
クランプオン式超音波流量計
14日前
富士電機株式会社
クランプオン式超音波流量計
14日前
富士電機株式会社
クランプオン式超音波流量計
14日前
富士電機株式会社
電力変換装置及びその制御方法
1か月前
富士電機株式会社
診断システム、電気駆動ユニット
28日前
富士電機株式会社
電子装置及び電子装置の製造方法
8日前
富士電機株式会社
ポップアウト型ロックハンドル装置
9日前
富士電機株式会社
ポップアウト型ロックハンドル装置
9日前
富士電機株式会社
情報処理システムおよび情報処理方法
21日前
続きを見る