特許ウォッチ

公開番号2024067536
公報種別公開特許公報(A)
公開日2024-05-17
出願番号2022177696
出願日2022-11-04
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H01L 21/336 20060101AFI20240510BHJP(基本的電気素子)
要約【課題】半導体装置においては、欠陥領域がトランジスタ部に与える影響を抑制しつつ、小型化が容易な構造を有することが好ましい。
【解決手段】トランジスタ部とダイオード部との間の境界領域が、トランジスタ部に接し、ライフタイム調整領域が設けられていない第1部分と、ダイオード部に接し、ダイオード部のライフタイム調整領域が延伸して設けられた第2部分とを有し、第1方向におけるライフタイムキラーの密度分布は、境界領域の第2部分から第1部分に向かってライフタイムキラーの密度が減少する横スロープを有し、第1方向において、第1部分の幅は第2部分の幅よりも小さく、第1方向において、第1部分の幅は横スロープの幅以上である半導体装置を提供する。
【選択図】図3
特許請求の範囲【請求項１】
上面および下面を有する半導体基板を備える半導体装置であって、
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記第１方向における前記ライフタイムキラーの密度分布は、前記境界領域の前記第２部分から前記第１部分に向かって前記ライフタイムキラーの密度が減少する横スロープを有し、
前記第１方向において、前記第１部分の幅は前記第２部分の幅よりも小さく、
前記第１方向において、前記第１部分の幅は前記横スロープの幅以上である
半導体装置。
続きを表示（約 930 文字）【請求項２】
前記第２部分において、前記半導体基板の深さ方向における前記ライフタイムキラーの前記密度分布は密度ピークを有し、
前記第１部分の前記第１方向の幅は、前記密度ピークの前記深さ方向におけるピーク幅以上である
請求項１に記載の半導体装置。
【請求項３】
前記第１部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上である
請求項２に記載の半導体装置。
【請求項４】
前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記メサ部の前記第１方向の幅の２倍以上である
請求項１に記載の半導体装置。
【請求項５】
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記境界領域における少なくとも１つの前記トレンチ部の幅と当該トレンチ部を挟む２つの前記メサ部の幅とを合わせた幅よりも大きい
請求項１に記載の半導体装置。
【請求項６】
前記第１部分の前記第１方向の幅は、１μm以上である
請求項１に記載の半導体装置。
【請求項７】
前記第１部分の前記第１方向の幅は、１０μｍ以上である
請求項６に記載の半導体装置。
【請求項８】
前記境界領域の前記第１方向の幅が２００μｍ以下である
請求項１に記載の半導体装置。
【請求項９】
前記第１部分の前記第１方向の幅は、前記境界領域の前記第１方向の幅の１０％以上である
請求項１に記載の半導体装置。
【請求項１０】
前記第２部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上である
請求項２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
トランジスタ部およびダイオード部を有する半導体装置において、ダイオード部に部分的に欠陥領域を形成してキャリアライフタイムを調整する構造が知られている（例えば特許文献１および２参照）。
特許文献１ＷＯ２０１８／１１０７０３号
特許文献２ＷＯ２０１９／１１１５７２号
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体装置においては、欠陥領域がトランジスタ部に与える影響を抑制しつつ、小型化が容易な構造を有することが好ましい。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては上面および下面を有する半導体基板を備える半導体装置を提供する。半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。半導体装置は、前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部を備えてよい。半導体装置は、前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有してよい。上記何れかの半導体装置において、前記境界領域は、前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分を有してよい。上記何れかの半導体装置において、前記境界領域は、前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分を有してよい。上記何れかの半導体装置において、前記第１方向における前記ライフタイムキラーの密度分布は、前記境界領域の前記第２部分から前記第１部分に向かって前記ライフタイムキラーの密度が減少する横スロープを有してよい。上記何れかの半導体装置は、前記第１方向において、前記第１部分の幅は前記第２部分の幅よりも小さくてよい。上記何れかの半導体装置は、前記第１方向において、前記第１部分の幅は前記横スロープの幅以上であってよい。
【０００５】
上記何れかの半導体装置は、前記第２部分において、前記半導体基板の深さ方向における前記ライフタイムキラーの密度分布は密度ピークを有してよい。上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記密度ピークの前記深さ方向におけるピーク幅以上であってよい。
【０００６】
上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上であってよい。
【０００７】
上記何れかの半導体装置において、前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、２つの前記トレンチ部に挟まれたメサ部を有してよい。上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記メサ部の前記第１方向の幅の２倍以上であってよい。
【０００８】
上記何れかの半導体装置において、前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、２つの前記トレンチ部に挟まれたメサ部を有してよい。上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記境界領域における少なくとも１つの前記トレンチ部の幅と当該トレンチ部を挟む２つの前記メサ部の幅とを合わせた幅よりも大きくてよい。
【０００９】
上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、１μm以上であってよい。
【００１０】
上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、１０μｍ以上であってよい。
（【００１１】以降は省略されています）

関連特許