特許ウォッチ

公開番号2025119702
公報種別公開特許公報(A)
公開日2025-08-15
出願番号2024014637
出願日2024-02-02
発明の名称半導体装置及びその製造方法
出願人新電元工業株式会社
代理人個人,個人
主分類H10D 8/50 20250101AFI20250807BHJP()
要約【課題】逆方向電圧に対する破壊耐量が強く、複数のダイオードを直列に接続しても各々のダイオードの電圧分担を均一化して破壊しにくくした半導体装置を提供する。
【解決手段】本発明は、複数の正ベベルのメサ型ダイオード111,112,・・・nを直列に接続した半導体装置であって、前記複数の正ベベルのメサ型ダイオード111,112,・・・nの各々の耐圧を比較した場合、最低の耐圧と最高の耐圧の差が20%以下である半導体装置である。
【選択図】図1
特許請求の範囲【請求項１】
複数の正ベベルのメサ型ダイオードを直列に接続した半導体装置であって、
前記複数の正ベベルのメサ型ダイオードの各々の耐圧を比較した場合、最低の耐圧と最高の耐圧の差が２０％以下であることを特徴とする半導体装置。
続きを表示（約 1,500 文字）【請求項２】
請求項１において、
前記複数の正ベベルのメサ型ダイオードの各々は、Ｐ型半導体層と、第１のＮ型半導体層と、前記第１のＮ型半導体層より不純物濃度の高い第２のＮ型半導体層の順に積層されており、
前記Ｐ型半導体層と前記第１のＮ型半導体層とのＰＮ接合面と、前記第１のＮ型半導体層の側面の交点に引いた仮想の垂直線と、前記第１のＮ型半導体層の側面との開先角度（ベベル角）が０度以上４５度以下であることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
平面視において前記Ｐ型半導体層、前記第１のＮ型半導体層及び前記第２のＮ型半導体層の周囲の側壁に配置された保護層を有し、
前記Ｐ型半導体層の下側の側面には前記保護層が配置されてなく、
前記Ｐ型半導体層の上側の側面には前記保護層が配置されており、
前記第１のＮ型半導体層の側面及び前記第２のＮ型半導体層の側面には前記保護層が配置されていることを特徴とする半導体装置。
【請求項４】
請求項１又は２において、
前記複数の正ベベルのメサ型ダイオードの各々は、はんだにより接続されていることを特徴とする半導体装置。
【請求項５】
請求項１又は２において、
前記保護層はガラス層又はポリイミド層であることを特徴とする半導体装置。
【請求項６】
Ｐ型半導体層と、第１のＮ型半導体層と、前記第１のＮ型半導体層より不純物濃度の高い第２のＮ型半導体層の順に積層された半導体基板を用意する工程（ａ）と、
前記半導体基板に、前記第２のＮ型半導体層の側から前記Ｐ型半導体層の途中までの深さの溝を、第１ダイシングブレードで切削することによって形成する工程（ｂ）と、
前記溝の内壁に保護層を配置する工程（ｃ）と、
前記溝の底部の中央に沿って前記保護層及び前記Ｐ型半導体層を分離することで、前記半導体基板を複数の正ベベルのメサ型ダイオードのチップに分割する工程（ｄ）と、
前記工程（ｄ）で得られた複数の正ベベルのメサ型ダイオードの耐圧を測定する工程（ｅ）と、
前記工程（ｅ）で測定した前記メサ型ダイオードの各々の耐圧値において最低の耐圧と最高の耐圧の差が２０％以下となる複数のメサ型ダイオードを選択する工程（ｆ）と、
前記工程（ｆ）で選択した複数の正ベベルのメサ型ダイオードを直列に接続する工程（ｇ）と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６において、
前記工程（ｂ）の後の前記Ｐ型半導体層と前記第１のＮ型半導体層とのＰＮ接合面と、前記第１のＮ型半導体層の側面の交点に引いた仮想の垂直線と、前記第１のＮ型半導体層の側面との開先角度（ベベル角）が０度以上４５度以下であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７において、
前記工程（ｃ）で得られた複数の正ベベルのメサ型ダイオードにおける前記保護層は前記半導体基板（半導体ウェーハ）の状態でＰ型半導体層、第１のＮ型半導体層及び第２のＮ型半導体層の周囲の側壁に配置されたものであることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６から８のいずれか一項において、
前記工程（ｇ）では、前記複数の正ベベルのメサ型ダイオードを、はんだにより直列に接続することを特徴とする半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
インバーター電子レンジには高圧ダイオードが使用されている。この高圧ダイオードに印加される電圧は、定常時に約４ｋＶ、電源投入からマグネトロン正常発振まで約６ｋＶとなる。高圧ダイオードのアバランシェ電圧が印加電圧より低い場合、高圧ダイオードの逆損失は膨大なものとなる。従って、電源投入時の印加電圧以上のアバランシェ電圧が必要となる。また、電源投入時や定常動作へ移行時に起こることがあるマグネトロンの異常動作による放電時には２０ｋＶ以上のサージ過電圧が掛かることがある。
そこで、逆方向電圧に対する破壊耐量が強く、複数のダイオードを直列に接続しても各々のダイオードの電圧分担を均一化して破壊しにくくできる半導体装置が求められている。
【０００３】
上記の半導体装置は、例えば複数のダイオードを直列に接続する積層高圧ダイオードである。このダイオードの製造方法は例えば次のとおりである。複数の半導体層を有する半導体ウェーハを、複数枚作成する。次いで、これら複数枚のウェーハをロウ付けで積層し、ワイヤーソーやマルチブレードで切断して積層チップとし、この積層チップの両端にリード線をロウ付けし、リード線に影響が無いようにアルカリ系の液でシリコン切断面のダメージ層を除去し、チップ側面にJCR（ジャンクションコーティングレジン）等の保護膜を塗布し、樹脂やガラスでリード線を含めたチップ全体を覆う工程で製品化する（例えば、特許文献１参照）。
【０００４】
上述した積層高圧ダイオードの製造方法では、複数のダイオードを直列に接続されているが、積層段階でチップ毎の特性がわからないため、積層高圧ダイオードのチップ毎に特性にばらつきがある場合がある。その場合、チップが直列接続なので、特定のチップだけに高電圧が掛かり、素子は破壊されやすくなる。
【０００５】
そこで、複数のダイオードを直列に接続する場合に各々のダイオードの電圧分担を均一化して特定のダイオードが破壊されにくくした高圧ダイオードが求められている。
【先行技術文献】
【特許文献】
【０００６】
特開昭６３－３０４６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の種々の態様は、逆方向電圧に対する破壊耐量が強く、複数のダイオードを直列に接続しても各々のダイオードの電圧分担を均一化して破壊しにくくした半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
以下に本発明の種々の態様について説明する。
【０００９】
［１］複数の正ベベルのメサ型ダイオードを直列に接続した半導体装置であって、
前記複数の正ベベルのメサ型ダイオードの各々の耐圧を比較した場合、最低の耐圧と最高の耐圧の差が２０％以下であることを特徴とする半導体装置。
なお、複数の正ベベルのメサ型ダイオードは２個以上であるとよい。
また、本明細書において、「最低の耐圧と最高の耐圧の差が２０％以下」とは、複数のダイオードのうちの最高の耐圧値から最低の耐圧値を差し引き、その差の値が最高の耐圧値に対して２０％以下であることを意味し、以下の式１を意味する。
｛（最高の耐圧）－（最低の低圧）｝／（最高の耐圧）×１００≦２０・・・式１
【００１０】
本発明の一態様に係る上記［１］の半導体装置によれば、複数の正ベベルのメサ型ダイオードを直列に接続した半導体装置であるため、逆方向電圧に対する破壊耐量を強くすることができる。これとともに、複数の正ベベルのメサ型ダイオードの各々の耐圧を比較した場合、最低の耐圧と最高の耐圧の差が２０％以下であるため、直列に接続した複数のメサ型ダイオードはそれぞれ性能の近いものとなっている。耐圧が異なるダイオードを直列接続すると、耐圧の低いダイオードは低い電圧で降伏（アバランシェ）するため、直列接続した半導体装置の破壊耐量が弱くなる。反対に、各々のダイオードの耐圧の差が小さければ各々のダイオードの電圧分担を均一化することができ、それにより破壊しにくい半導体装置とすることができる。
（【００１１】以降は省略されています）

関連特許