特許ウォッチ

公開番号2025115000
公報種別公開特許公報(A)
公開日2025-08-06
出願番号2024009286
出願日2024-01-25
発明の名称半導体装置及び半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 12/00 20250101AFI20250730BHJP()
要約【課題】耐圧特性及びスイッチング特性の安定化が可能な技術を提供することを目的とする。
【解決手段】半導体装置は、半導体基板と、第1電極及び第2電極とを備える。半導体基板は、ドリフト層と、半導体層と、第1バッファ層と、第2バッファ層とを含む。Old ASTMの換算係数を用いて算出される半導体基板の酸素濃度の最大値をmaximum[O_i]とし、ドリフト層の第1導電型の不純物濃度をC_driftとした場合に、maximum[O_i]=9.40×10¹⁶×ln(C_drift)-2.27×10¹⁸が満たされる。
【選択図】図2
特許請求の範囲【請求項１】
第１主面と、前記第１主面と逆側の第２主面とを有する半導体基板と、
前記第１主面及び前記第２主面にそれぞれ設けられた第１電極及び第２電極と
を備え、
前記半導体基板は、
前記第１主面と前記第２主面との間に設けられた第１導電型のドリフト層と、
前記第２電極に接続され、第１導電型の第１半導体層及び第２導電型の第２半導体層との少なくともいずれか１つを含む半導体層と、
前記半導体層と前記ドリフト層との間に設けられた第１導電型の第１バッファ層と、
前記第１バッファ層と前記ドリフト層との間に設けられ、第１導電型の不純物濃度が前記第１バッファ層よりも小さく前記ドリフト層よりも大きい第１導電型の第２バッファ層と
を含み、
ＯｌｄＡＳＴＭの換算係数を用いて算出される前記半導体基板の酸素濃度の最大値をｍａｘｉｍｕｍ［Ｏ
ｉ
］とし、前記ドリフト層の第１導電型の不純物濃度をＣ
ｄｒｉｆｔ
とした場合に、
ｍａｘｉｍｕｍ［Ｏ
ｉ
］＝９．４０×１０
１６
×ｌｎ（Ｃ
ｄｒｉｆｔ
）－２．２７×１０
１８
が満たされる、半導体装置。
続きを表示（約 1,600 文字）【請求項２】
請求項１に記載の半導体装置であって、
前記第２バッファ層は、
前記第１バッファ層から前記ドリフト層に向かって順に設けられ、第１導電型の不純物濃度のピーク値としてＣ
２，１
～Ｃ
２，ｎ
を有する第２－１バッファ層～第２－ｎバッファ層を含み、
Ｃ
２，ｎ
＜・・・＜Ｃ
２，２
＜Ｃ
２，１
が満たされる、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記第２バッファ層の第１導電型の不純物濃度の最大ピーク値をＣ
２
とした場合に、
Ｃ
ｄｒｉｆｔ
＜Ｃ
２
≦１．０×１０
１５
ｃｍ
－３
が満たされる、半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置であって、
前記第１バッファ層の第１導電型の不純物濃度の最大ピーク値をＣ
１
とし、前記第２バッファ層の第１導電型の不純物濃度の最大ピーク値をＣ
２
とした場合に、
１．０×１０
－４
≦Ｃ
２
／Ｃ
１
≦１．０×１０
－１
が満たされる、半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記第２バッファ層は単一の層であり、
前記第２主面からの前記第１バッファ層の第１導電型の不純物濃度のピークの深さをＸ
１
とし、前記第２主面からの前記第２バッファ層の第１導電型の不純物濃度のピークの深さをＸ
２
とした場合に、
Ｘ
１
＜Ｘ
２
≦４．０μｍ
が満たされる、半導体装置。
【請求項６】
請求項１または請求項２に記載の半導体装置であって、
前記第２バッファ層の第１導電型の不純物濃度の最大ピーク値は、前記第１バッファ層の第１導電型の不純物濃度の最大ピーク値未満である、半導体装置。
【請求項７】
請求項１または請求項２に記載の半導体装置であって、
前記ドリフト層の第１導電型の不純物は、アンチモンを含む、半導体装置。
【請求項８】
請求項１に記載の半導体装置であって、
前記半導体基板は、
前記ドリフト層よりも前記第１主面側に設けられた第２導電型のベース層と、
前記ベース層よりも前記第１主面側に設けられた第１導電型のエミッタ層と
をさらに含み、
前記ベース層及び前記エミッタ層を貫通するトレンチ内にゲート電極を含むトレンチ電極が設けられ、
前記半導体層は、前記第２電極に接続された前記第２半導体層を含む、半導体装置。
【請求項９】
請求項１に記載の半導体装置であって、
オン電圧への影響がなくなる、前記ドリフト層のキャリアライフタイムと、前記第１バッファ層のキャリアライフタイムと、前記第２バッファ層のキャリアライフタイムとを、それぞれτ
ｔ
とτ
１
とτ
２
とした場合に、
τ
２
＜τ
１
≦τ
ｔ
が満たされる、半導体装置。
【請求項１０】
請求項１に記載の半導体装置であって、
前記半導体基板は、
前記ドリフト層よりも前記第１主面側に設けられた第２導電型のアノード層をさらに含み、
前記半導体層は、前記第２電極に接続された前記第１半導体層を含む、半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 3,900 文字）【背景技術】
【０００２】
パワー用のダイオードのドリフト層の中央付近またはＩＧＢＴ（Insulated Gate Bipolar Transistor）のコレクタ付近で不純物濃度が最大となる、ブロードプロファイル層を設ける構成が提案されている（例えば特許文献１）。この構成によれば、半導体ウェハの比抵抗、つまりドリフト層の濃度がばらついても、半導体装置の基本性能である耐圧と、ターンオフ動作時の裏面側（カソードまたはコレクタ）の電界強度とを制御することができる。これにより、裏面側にキャリアを残留させることができ、ターンオフ動作時の発振現象を抑制することができるので、ダイナミック動作時の制御性を向上させることが可能となる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－９９６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
製造プロセスのうち、酸素を含む雰囲気の熱処理、または、熱酸化膜形成後の熱処理は、酸素を半導体ウェハ中に拡散させるため、半導体ウェハの深さ方向において酸素濃度が低下するプロファイルを形成する。一方、特許文献１などで設けられるプロトンなどの水素起因のドナー層は、半導体ウェハ中の酸素の影響を受けやすい。
【０００５】
このため、深さ方向に酸素濃度が低下するプロファイルによってドナー層の不純物プロファイルが深さ方向において不安定に変化したり、酸素起因のサーマルドナー化現象によってドナー層の不純物濃度が上昇したりする。この結果、設計通りにドナー層を形成できず、耐圧特性及びスイッチング特性が不安定になってしまうという問題があった。
【０００６】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、耐圧特性及びスイッチング特性の安定化が可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、第１主面と、前記第１主面と逆側の第２主面とを有する半導体基板と、前記第１主面及び前記第２主面にそれぞれ設けられた第１電極及び第２電極とを備え、前記半導体基板は、前記第１主面と前記第２主面との間に設けられた第１導電型のドリフト層と、前記第２電極に接続され、第１導電型の第１半導体層及び第２導電型の第２半導体層との少なくともいずれか１つを含む半導体層と、前記半導体層と前記ドリフト層との間に設けられた第１導電型の第１バッファ層と、前記第１バッファ層と前記ドリフト層との間に設けられ、第１導電型の不純物濃度が前記第１バッファ層よりも小さく前記ドリフト層よりも大きい第１導電型の第２バッファ層とを含み、ＯｌｄＡＳＴＭの換算係数を用いて算出される前記半導体基板の酸素濃度の最大値をｍａｘｉｍｕｍ［Ｏ
ｉ
］とし、前記ドリフト層の第１導電型の不純物濃度をＣ
ｄｒｉｆｔ
とした場合に、ｍａｘｉｍｕｍ［Ｏ
ｉ
］＝９．４０×１０
１６
×ｌｎ（Ｃ
ｄｒｉｆｔ
）－２．２７×１０
１８
が満たされる。
【発明の効果】
【０００８】
本開示によれば、ＯｌｄＡＳＴＭの換算係数を用いて算出される半導体基板の酸素濃度の最大値をｍａｘｉｍｕｍ［Ｏ
ｉ
］とし、ドリフト層の第１導電型の不純物濃度をＣ
ｄｒｉｆｔ
とした場合に、ｍａｘｉｍｕｍ［Ｏ
ｉ
］＝９．４０×１０
１６
×ｌｎ（Ｃ
ｄｒｉｆｔ
）－２．２７×１０
１８
が満たされる。このような構成によれば、耐圧特性及びスイッチング特性を安定させることができる。
【図面の簡単な説明】
【０００９】
実施の形態１に係る半導体装置の構成を示す平面図である。
実施の形態１に係るＩＧＢＴ及びダイオードの構成を示す断面図である。
半導体基板の酸素濃度［Ｏ
ｉ
］とｎ
－
型ドリフト層の不純物濃度Ｃ
ｄｒｉｆｔ
との関係を示す図である。
実施の形態１に係る図２中のＢ－Ｂ’における不純物プロファイルの測定結果を示す図である。
実施の形態１に係るプロファイル（new structure 1）のｎ型第２バッファ層を有するＩＧＢＴの静耐圧（ＢＶ
ｃｅｓ
）と、ＭＣＺウェハ中の酸素濃度（［Ｏ
ｉ
］）との関係を示す図である。
ゲート酸化膜のTime-Zero Dielectric Breakdown特性と、ＭＣＺウェハ中の酸素濃度（［Ｏ
ｉ
］）との関係を示す図である。
ＩＧＢＴの出力特性を示す図である。
ＩＧＢＴのオン電圧（Ｖ
ＣＥ
（ｓａｔ））の動作温度依存性を示す図である。
ＩＧＢＴの耐圧（ＢＶ
ＣＥＳ
）の動作温度依存性を示す図である。
ＩＧＢＴの短絡状態時の最大遮断エネルギー（Ｅ
ＳＣ
）とオン電圧（Ｖ
ＣＥ
（ｓａｔ））との関係を示す図である。
ダイオードのスイッチングロス（Ｅ
ＲＥＣ
）とオン電圧（Ｖ
Ｆ
）とのトレードオフ特性を示す図である。
ダイオードのターンオフ時の最大遮断パワー密度とターンオフ時の最大スイッチング速度（ｄｊ／ｄｔ）との関係を示す図である。
実施の形態２に係る図２中のＢ－Ｂ’における不純物プロファイルの測定結果を示す図である。
ダイオード（ｂ）のデバイス特性を示す図である。
ダイオードの性能と、ｎ型第２バッファ層中の最大ピーク値Ｃ
２
との関係を示す図である。
ダイオードの性能とＣ
２
／Ｃ
１
との関係を示す図である。
実施の形態３に係る図２中のＢ－Ｂ’における不純物プロファイルの測定結果を示す図である。
ＩＧＢＴの短絡状態時の最大遮断エネルギー（Ｅ
ＳＣ
）と電源電圧（Ｖ
ＣＣ
）との関係を示す図である。
ＩＧＢＴのデバイス内部状態のシミュレーション結果を示す図である。
ＩＧＢＴの短絡状態時の最大遮断エネルギー（Ｅ
ＳＣ
）と、ｎ型第２バッファ層中のｎ型不純物濃度のピークの深さＸ
２
との関係を示す図である。
（ａ）～（ｆ）は実施の形態４に係る製造方法の工程を示す断面図である。
（ｇ）～（ｊ）は実施の形態４に係る製造方法の工程を示す断面図である。
（ｋ）～（ｍ）は実施の形態４に係る製造方法の工程を示す断面図である。
実施の形態４に係る製造方法の一部の工程を示すフローチャートである。
（ａ）～（ｃ）は実施の形態５に係る製造方法の工程を示す断面図である。
（ｄ）～（ｆ）は実施の形態５に係る製造方法の工程を示す断面図である。
（ｇ）～（ｉ）は実施の形態５に係る製造方法の工程を示す断面図である。
実施の形態５に係る製造方法の一部の工程を示すフローチャートである。
実施の形態５に係る製造方法の一部の工程を示すフローチャートである。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。また、ある部分が別部分よりも濃度が高いことは、例えば、ある部分の濃度の平均が、別部分の濃度の平均よりも高いことを意味してもよい。逆に、ある部分が別部分よりも濃度が低いことは、例えば、ある部分の濃度の平均が、別部分の濃度の平均よりも低いことを意味してもよい。また、以下では第１導電型がｎ型であり、第２導電型がｐ型であるとして説明するが、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。
（【００１１】以降は省略されています）

関連特許