特許ウォッチ

公開番号2025114437
公報種別公開特許公報(A)
公開日2025-08-05
出願番号2024096207
出願日2024-06-13
発明の名称縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ及びその製造方法
出願人蘇州華太電子技術股ふん有限公司,SUZHOU WATECH ELECTRONICS CO., LTD.
代理人TRY国際弁理士法人
主分類H10D 30/66 20250101AFI20250729BHJP()
要約【課題】ドレインからソースへの電流特性に影響を与えず、ゲートに電流が流れず信頼性が高くなる縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ及びその製造方法を提供する。
【解決手段】電界効果トランジスタは、第1ドーピング型のドレイン領域として機能する基板1、基板の上に位置するエピタキシャル層2及び複数の繰り返しユニットを備え、繰り返しユニットは、エピタキシャル層内に形成され、横方向に間隔を置いて設けられた2つの第1ドーピング型のソース領域4、エピタキシャル層の上面から下に向かって形成され、前記ソース領域の間に位置するトレンチ、トレンチの内壁及び底部に形成され、フローティング状態にある第2ドーピング型のゲート6、少なくともゲートの内底の上に形成された誘電体層7及び誘電体層の上に形成された結合容量上部電極8を備え、ゲートは、誘電体層を隔てて結合容量上部電極によって間接的に制御される。
【選択図】図3-1
特許請求の範囲【請求項１】
第１ドーピング型の基板（１）及びエピタキシャル層（２）と、複数の繰り返しユニットと、を備え、前記エピタキシャル層は前記基板の上に位置し、前記基板はドレイン領域として機能し、前記繰り返しユニットは、
前記エピタキシャル層内に形成され、横方向に間隔を置いて設けられた２つの第１ドーピング型のソース領域（４）と、
前記エピタキシャル層の上面から下に向かって形成され、２つの第１ドーピング型のソース領域（４）の間に位置するトレンチと、
前記トレンチの内壁及び底部に形成され、フローティング状態にある第２ドーピング型のゲート（６）と、
少なくとも前記ゲート（６）の内底の上に形成された誘電体層（７）と、
前記誘電体層（７）の上に形成された結合容量上部電極（８）と、を備え、
ゲート（６）は、誘電体層（７）を隔てて結合容量上部電極（８）によって間接的に制御される、
ことを特徴とする縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
続きを表示（約 2,600 文字）【請求項２】
隣接する繰り返しユニットの第２ドーピング型のゲート（６）、及びエピタキシャル層の隣接する第２ドーピング型のゲート（６）の間に位置する領域はＪＦＥＴ領域を形成し、ＪＦＥＴ領域のゲート（６）は、誘電体層（７）を隔てて結合容量上部電極（８）によって間接的に制御される、
ことを特徴とする請求項１に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項３】
前記縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタは、
それぞれ２つの前記ソース領域（４）の下に位置する２つの第１ドーピング型のチャネル（５）をさらに備え、
第２ドーピング型のゲート（６）、第１ドーピング型のチャネル（５）、及び隣接する繰り返しユニットの第２ドーピング型のゲート（６）はＪＦＥＴ領域を形成し、ＪＦＥＴ領域のゲート（６）は、誘電体層（７）を隔てて結合容量上部電極（８）によって間接的に制御される、
ことを特徴とする請求項１に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項４】
前記縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタは、
それぞれ２つの前記ソース領域（４）の外側に位置する２つの第２ドーピング型のオーミック接触領域（３）をさらに備え、
第２ドーピング型のゲート（６）、エピタキシャル層のうちの第２ドーピング型のゲート（６）と第２ドーピング型のオーミック接触領域（３）との間に位置する領域、及び第２ドーピング型のオーミック接触領域（３）はＪＦＥＴ領域を形成し、ＪＦＥＴ領域のゲート（６）は誘電体層（７）を隔てて結合容量上部電極（８）によって間接的に制御される、
ことを特徴とする請求項１に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項５】
前記縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタは、
それぞれ２つの前記ソース領域（４）の下に位置する２つの第１ドーピング型のチャネル（５）と、
それぞれ２つの前記ソース領域（４）及びチャネル（５）の外側に位置する２つの第２ドーピング型のオーミック接触領域（３）と、をさらに備え、
第２ドーピング型のゲート（６）、第１ドーピング型のチャネル（５）、及び第２ドーピング型のオーミック接触領域（３）はＪＦＥＴ領域を形成し、ＪＦＥＴ領域のゲート（６）は誘電体層（７）を隔てて結合容量上部電極（８）によって間接的に制御され、
前記ゲート（６）、チャネル（５）、ソース領域（４）、及び第２ドーピング型のオーミック接触領域（３）は前記エピタキシャル層（２）内に形成されている、
ことを特徴とする請求項１に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項６】
前記縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタは、
前記基板の下面に設けられたドレイン電極（１０）と、
それぞれ２つの前記ソース領域（４）の上に形成された２つのソース電極（９）と、をさらに備え、
第１ドーピング型の基板（１）、第１ドーピング型のエピタキシャル層（２）、及び２つの第１ドーピング型のソース領域（４）は、基板（１）及びエピタキシャル層（２）内に位置する、ドレイン電極から２つのソース電極までの内部導通パスを形成する、
ことを特徴とする請求項２又は４に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項７】
前記縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタは、
前記基板の下面に設けられたドレイン電極（１０）と、
それぞれ２つの前記ソース領域（４）の上に形成された２つのソース電極（９）と、をさらに備え、
第１ドーピング型の基板（１）、第１ドーピング型のエピタキシャル層（２）、２つの第１ドーピング型のチャネル（５）、及び２つの第１ドーピング型のソース領域（４）は、基板（１）及びエピタキシャル層（２）内に位置する、ドレイン電極から２つのソース電極までの内部導通パスを形成する、
ことを特徴とする請求項３又は５に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項８】
前記トレンチはＵ字形のトレンチであり、この場合、前記誘電体層（７）は、前記ゲート（６）の内面により囲まれた結合容量上部電極空間を覆い、前記誘電体層（７）は前記ゲートの頂部を覆い、
前記結合容量上部電極（８）は、前記結合容量上部電極空間に形成されている、
ことを特徴とする請求項１～５のいずれか１項に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項９】
前記トレンチは、横断面が矩形のトレンチであり、この場合、前記誘電体層（７）は、前記ゲート（６）の内底を覆い、
前記結合容量上部電極（８）は、前記誘電体層（７）の上に形成されている、
ことを特徴とする請求項１～５のいずれか１項に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
【請求項１０】
隣接する２つの繰り返しユニットの第２ドーピング型のゲート（６）のドーピングを制御することにより、結合容量上部電極（８）の電圧がゼロのとき、隣接する２つの繰り返しユニットの第２ドーピング型のゲート（６）により挟まれた領域は空乏状態となり、縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタはノーマルオフデバイスであり、
あるいは、隣接する２つの繰り返しユニットの第２ドーピング型のゲート（６）のドーピングを制御することにより、結合容量上部電極（８）の電圧がゼロのとき、隣接する２つの繰り返しユニットの第２ドーピング型のゲート（６）により挟まれた領域は導通状態となり、縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタはノーマリーオンデバイスである、
ことを特徴とする請求項１に記載の縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本願は、半導体の技術分野に関し、具体的には、縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ及びその製造方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ：ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）材料は、第３世代のワイドバンドギャップ半導体であり、そのバンドギャップ幅は３．２ｅＶであり、従来のシリコン材料の１．１ｅＶよりもはるかに大きく、臨界降伏電界強度がシリコン材料よりも１桁高く、耐高温高圧に優れるという利点があり、また、飽和ドリフト速度が速いため、ＶＤＭＯＳ（ＶｅｒｔｉｃａｌＤｏｕｂｌｅ－ｄｉｆｆｕｓｅｄＭＯＳＦＥＴ）、及びＪＦＥＴ（ＪｕｎｃｔｉｏｎＦｉｅｌｄ－ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：ＪＦＥＴ）などのデバイスのような高速応答を支える高温・高電圧パワー半導体デバイスの製造に適している。
【０００３】
接合型電界効果トランジスタ（ＪＦＥＴ：ＪｕｎｃｔｉｏｎＦｉｅｌｄ－ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）は３極半導体デバイスであり、動作原理は、ゲート電極への電圧印加を利用してゲート電極とチャネルとのｐｎ接合の逆バイアスを制御することで、ドレイン電極とソース電極をオフにするということになる。接合型電界効果トランジスタは、ゲート電極に電圧が印加されていないとき、通常ノーマリーオンデバイスであり、その導通チャネルはデバイス内にある。接合型電界効果トランジスタは低ノイズ、小型、高周波応答などの利点があるため、よくスイッチングデバイスや、パワーアンプデバイス、デジタル電子回路に適用され、異なる電子機器の要求を満たす。
【０００４】
ＣＮ１２３８９０４ＣはＪＦＥＴデバイスであり、図１に示すように、単結晶シリコンＳｉＣ基板１、ｐ－型エピタキシャル層２、ｎ－型エピタキシャル層３、ｐ＋－型半導体層４、ｎ＋型ソース領域層５、ｐ＋型ゲート層７、ｎ＋型ドレイン領域層９、ソース電極１０、ゲート電極１１、ドレイン電極１２を備える。ＪＦＥＴデバイスの導通チャネルはデバイスの内部に位置し、導通チャネルがｎ－型エピタキシャル層３内にあり、導通チャネルが半導体材料の内部にあることで、ＳｉＣ材料の表面移動度が低いという問題を回避する。ＪＦＥＴデバイスはノーマリーオンデバイスであり、つまりｐ＋型ゲート層７（すなわち、ゲート電極）に電圧が印加されていないとき、デバイスが導通状態（図１では破線で電流を示す）となるため、デバイスをオフにするためには、負の電圧をｐ＋型ゲート層７（すなわち、ゲート電極）に印加しなければならず、パワースイッチとしての応用が制限される。また、ｐ＋型ゲート層７（すなわち、ゲート電極）とチャネルとはｐｎ接合構造となっているため、ｐ＋型ゲート層７（すなわち、ゲート電極）に３Ｖを超える電圧を印加することができない。ＳｉＣ材料の場合、ゲート電極に３Ｖ以上の電圧を印加すると、ゲート電極とチャネル又はソース電極が導通し、オン電流が大きく、ドレインからソースへの電流特性に影響を与え、そして、ゲート電極に高電圧を印加できないため、パワースイッチとしての応用が制限される。
【０００５】
したがって、従来のＪＦＥＴデバイスはゲート電極に高電圧を印加することができず、ゲート電極の信頼性が低いため、パワースイッチとしての応用が制限されるという技術的問題がある。
【０００６】
背景技術で開示された上記の情報は、本願の背景に対する理解を深めるためにのみを目的としており、したがって、当業者に知られている従来技術を構成しない情報が含まれる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本願の実施例は、従来のＪＦＥＴデバイスに存在する、ゲート電極に高電圧を印加することができず、ゲート電極の信頼性が低いためパワースイッチとしての応用が制限されるという技術的課題を解決するために、縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタ及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本願の実施例による第１態様では、縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタを提供し、縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタは、第１ドーピング型の基板及びエピタキシャル層と、複数の繰り返しユニットと、を備え、前記エピタキシャル層は前記基板の上に位置し、前記基板はドレイン領域として機能し、前記繰り返しユニットは、
前記エピタキシャル層内に形成され、横方向に間隔を置いて設けられた２つの第１ドーピング型のソース領域と、
前記エピタキシャル層の上面から下に向かって形成され、２つの第１ドーピング型のソース領域の間に位置するトレンチと、
前記トレンチの内壁及び底部に形成され、フローティング状態にある第２ドーピング型のゲートと、
少なくとも前記ゲートの内底の上に形成された誘電体層と、
前記誘電体層の上に形成された結合容量上部電極と、を備える。
【０００９】
本願の実施例による第２態様では、縦型トレンチ型容量結合ゲート制御接合型電界効果トランジスタの製造方法を提供し、該方法は、
第１ドーピング型の基板の上に第１ドーピング型のエピタキシャル層を形成するステップと、
複数の繰り返しユニットを形成するステップと、を含み、繰り返しユニットを形成するステップは、
前記エピタキシャル層内に位置し、横方向に間隔を置いて設けられる２つの第１ドーピング型のソース領域を形成するステップと、
前記エピタキシャル層の上面から下に向かって形成され、２つの第１ドーピング型のソース領域の間に位置するトレンチを形成するステップと、
前記トレンチの内壁及び底部に位置する第２ドーピング型のゲートを形成するステップと、
少なくとも前記ゲートの内底の上に誘電体層を形成するステップと、
前記誘電体層の上に結合容量上部電極を形成するステップと、を含み、
ゲートは、誘電体層を隔てて結合容量上部電極によって間接的に制御される。
【発明の効果】
【００１０】
本願の実施例は、以上の技術的解決策を採用することにより、以下の技術的効果を有する。
（【００１１】以降は省略されています）

関連特許