特許ウォッチ

公開番号2025110832
公報種別公開特許公報(A)
公開日2025-07-29
出願番号2024004900
出願日2024-01-16
発明の名称半導体装置
出願人ソニーセミコンダクタソリューションズ株式会社
代理人個人
主分類H10F 39/12 20250101AFI20250722BHJP()
要約【課題】ノイズに対する耐性を向上させつつ面積効率を向上させる。
【解決手段】半導体装置は、第1パッド及び信号配線を有する第1基板と、前記第1パッドにて前記第1基板に接合される半導体チップと、前記信号配線の少なくとも一部を覆うように配置される導電部材と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
第１パッド及び信号配線を有する第１基板と、
前記第１パッドにて前記第１基板に接合される半導体チップと、
前記信号配線の少なくとも一部を覆うように配置される導電部材と、を備える、
半導体装置。
続きを表示（約 700 文字）【請求項２】
前記導電部材は、前記第１パッドと異なる高さに配置される、
請求項１に記載の半導体装置。
【請求項３】
前記導電部材は、前記第１基板に配置される、
請求項１に記載の半導体装置。
【請求項４】
前記第１基板は、ボンディングワイヤが接続される第２パッドを有し、
前記導電部材は、前記第２パッドと同じ高さに配置される、
請求項３に記載の半導体装置。
【請求項５】
前記第１基板は、前記導電部材と同じ高さに配置されて電圧レベルが不定のダミー配線層を有する、
請求項３に記載の半導体装置。
【請求項６】
前記導電部材の厚さは、前記信号配線の厚さよりも厚い、
請求項１に記載の半導体装置。
【請求項７】
前記導電部材は、前記半導体チップに配置される、
請求項１に記載の半導体装置。
【請求項８】
前記半導体チップは、平面視で前記導電部材と少なくとも一部が重なり合うように配置される配線層を有する、
請求項７に記載の半導体装置。
【請求項９】
前記半導体チップは、積層される複数の配線層を有し、
前記導電部材は、前記複数の配線層のうち、前記第１基板に最も近い側の前記配線層の少なくとも一部を覆うように配置される、
請求項８に記載の半導体装置。
【請求項１０】
前記導電部材は、所定の電圧レベルに設定される、
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 890 文字）【背景技術】
【０００２】
センサ素子とロジックチップを積層させることにより基板の面積効率を向上させる撮像装置が提案されている（特許文献１参照）
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－８０３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された撮像装置では、センサ素子の裏面側にロジックチップ接合用のパッド部が設けられており、パッド部の近傍には垂直信号線に導通する配線層が配置されている。この場合、ロジックチップの配線層での電圧レベルの変化がノイズとしてパッドを介してセンサ素子に伝達され、センサ素子の垂直信号線の電圧レベルを変動させるおそれがある。しかしながら、特許文献１には、ロジックチップからのノイズを抑制する必要性についての認識がなく、その対策も記載されていない。
【０００５】
そこで、本開示では、ノイズに対する耐性を向上させつつ面積効率を向上させる半導体装置を提供するものである。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本開示によれば、第１パッド及び信号配線を有する第１基板と、
前記第１パッドにて前記第１基板に接合される半導体チップと、
前記信号配線の少なくとも一部を覆うように配置される導電部材と、を備える、半導体装置が提供される。
【０００７】
前記導電部材は、前記第１パッドと異なる高さに配置されてもよい。
【０００８】
前記導電部材は、前記第１基板に配置されてもよい。
【０００９】
前記第１基板は、ボンディングワイヤが接続される第２パッドを有し、
前記導電部材は、前記第２パッドと同じ高さに配置されてもよい。
【００１０】
前記第１基板は、前記導電部材と同じ高さに配置されて電圧レベルが不定のダミー配線層を有してもよい。
（【００１１】以降は省略されています）

関連特許